JPH0619735A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】 【目的】 エミュレーション制御においてエミュレータ
に制御回路を増加させること無く、ブレーク中のシステ
ム空間あるいはユーザ空間アクセスおよびブレーク中の
内蔵周辺機能をエミュレートできるマイクロプロセッサ
を提供することにある。 【構成】 マイクロプロセッサに対し割込みによるブレ
ークが発生したら、周辺バスマスタを除くＣＰＵアクセ
スにおける全空間あるいはリスタート・アドレスを含む
特定の空間を低速メモリが接続可能な単純なバス領域と
して動作させる。 【効果】 マイクロプロセッサの高機能化、高速化によ
り実現が困難になったエミュレータ制御機能およびマイ
クロプロセッサ内蔵の周辺Ｉ／Ｏ機能のエミュレーショ
ンを簡単に実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
・システムにおけるバス状態の切替え方式に適用して有
効な技術に関し、特にエミュレータにおけるアクセス空
間の切替え方式に利用して有効な技術に関する。

【０００２】

【従来の技術】マイクロプロセッサ応用機器の開発にお
いてエミュレータを使用することがある。エミュレータ
は対象マイクロプロセッサあるいはそれと同機能のマイ
クロプロセッサを有し、このマイクロプロセッサにてユ
ーザプログラムを実行、停止させながらユーザシステム
を制御することにより、ハードウェアおよびソフトウェ
アのデバッグを可能にするものである。

【０００３】一般にエミュレータでは、ユーザプログラ
ムの実行を停止させるブレークは、割込み入力あるいは
インタラプト命令実行によりユーザプログラム実行の流
れを変えることにより行ない、それ以降のマイクロプロ
セッサのアクセス先空間を、ユーザプログラム空間から
エミュレータ制御プログラムが存在する空間に切り替え
ている。また、リターン命令の実行によりスタック領域
から戻りアドレスを読み込むことにより、任意のアドレ
スからのユーザプログラムの再実行を行なうようにして
いる（電波新聞社「マイクロプロセッサ開発のすべて」
１９８７．５．１２ Ｐ１０７〜１１５参照）。

【０００４】すなわち、上記エミュレータでは、割込み
入力あるいはインタラプト命令実行の例外処理によるス
タック前にハードウェアにより、マイクロプロセッサの
動作空間をユーザプログラム実行状態（ユーザ空間）か
らエミュレータ制御状態（システム空間）に切り替え
て、リスタートアドレスからエミュレータ制御プログラ
ムを実行させていた。また、リターン命令実行によるア
ンスタック以降をユーザ空間に戻すことによりユーザプ
ログラム実行を行なっていた。

【０００５】

【発明が解決しようとする課題】エミュレーション対象
マイクロプロセッサの高集積化が進むにつれ、ＣＰＵの
高機能化、周辺機能の搭載などにより、エミュレーショ
ンの制御が複雑化してきている。例えば、ＤＭＡコント
ローラあるいはリフレッシュコントローラが内蔵される
ことにより、エミュレータはシステム空間であってもＤ
ＭＡ転送やメモリのリフレッシュ動作を保証するため、
一時的にバスを解放してユーザ空間として動作させてや
る必要が生じる。

【０００６】また、エミュレーション対象マイクロプロ
セッサはますます高速化され、アクセスバスのサイクル
タイムも短縮される傾向にあり、これに伴いシステム空
間アクセスの高速化も要求されるが、エミュレーション
回路はマイクロプロセッサ内部のＲＯＭやＲＡＭに比べ
て高速化が困難である。

【０００７】本発明の目的は、回路規模を増加させたり
高速の制御回路を用いること無く、ブレーク中のシステ
ム空間あるいはユーザ空間のアクセスおよびブレーク中
の内蔵周辺機能をエミュレートできる技術を提供するこ
とにある。

【０００８】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添付図面
から明らかになるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
うりである。

【００１０】すなわち、複数のバスマスタとバスコント
ローラとを備えたマイクロプロセッサにおいて、マイク
ロプロセッサに対し割込みによるブレークが発生した
ら、周辺バスマスタを除くＣＰＵアクセスにおける全空
間あるいは少なくとも割込みのリスタート・アドレスを
含む特定の空間を低速動作させるように、バス状態を切
り替えるようにしたものである。

【００１１】

【作用】上記した手段によれば、エミュレーション制御
用回路として低速のデバイスを用いてもエミュレーショ
ンが行なえるとともに、周辺バスマスタにとっては空間
の切替えがないようにみえるためシステム空間において
ユーザ空間をアクセスすることができ、これによって高
速かつ多機能のマイクロプロセッサに対するエミュレー
ションが可能となる。

【００１２】

【実施例】図１には、本発明に係るマイクロプロセッサ
のブレーク割込みとバスサイクル切替え機能を使用して
エミュレータを実現した場合の一実施例を示す。

【００１３】同図において、マイクロプロセッサＭＰＵ
１の内部バスは、エミュレーションバス４を介して、エ
ミュレーション動作を制御するエミュレーション制御部
５、エミュレーション動作制御時に使用するエミュレー
ションメモリ６、ユーザプログラム実行停止条件を検出
するブレーク検出回路７、エミュレーション実行結果を
取得するトレースメモリ８、ユーザシステムの任意のア
ドレスに割り付けて使用することができる代行メモリ９
に接続される。

【００１４】エミュレーションバス４はさらにユーザイ
ンタフェース部１０、ユーザインタフェースプローブ１
１を介して、ユーザシステム上のマイクロプロセッサ部
に接続される。エミュレーション実行時、マイクロプロ
セッサＭＰＵ１はユーザシステム上あるいはエミュレー
ションメモリ９上のユーザプログラムを実行する。

【００１５】ホストＣＰＵ１３はエミュレータ全体制御
を制御するものであり、システムバス１２を介してシス
テムメモリ１４、Ｉ／Ｏインターフェース部１５に接続
されている。Ｉ／Ｏインターフェース部１５にはマンマ
シンインタフェース用ＣＲＴ１７およびディスク１６が
接続されている。さらに、ホストＣＰＵ１３はエミュレ
ーション制御部５、メモリ６、ブレーク検出回路７、ト
レースメモリ８および代行メモリ９をアクセスすること
が可能である。

【００１６】図２にマイクロプロセッサＭＰＵ１の内部
構成の一実施例を示す。

【００１７】本実施例のマイクロプロセッサＭＰＵ１
は、ＣＰＵ２１の他に内蔵ＲＯＭ２３、内蔵ＲＡＭ２
４、ＤＭＡコントローラ２５，ＤＲＡＭリフレッシュコ
ントローラ２６およびバス・コントローラ２７を内蔵し
ており、これらは内部バス２２により接続されている。
さらに、内部バス２２は外部バスインタフェース部２８
を介して外部バス（エミュレーションバス４）に接続さ
れ、外部メモリのアクセスが可能となる。

【００１８】ＣＰＵ２１は、ブレーク検出回路７からブ
レーク割込み信号／ＢＲＫを受けると、ユーザ空間から
システム空間への切替えを行ない、外部へブレークアク
ノリッジ信号／ＢＲＫＡＫを出力する。ブレーク割込み
アクノレッジ信号／ＢＲＫＡＫがロウレベルにアサート
されている状態は、ＭＰＵの動作状態がシステム空間で
あることを示す。また、ＤＭＡコントローラ２５および
ＤＲＡＭリフレッシュコントローラ２６は、データ転送
要求あるいはリフレッシュ要求が発生すると、ＣＰＵ２
１に対してバスの解放を要求する信号ＤＴＱ、ＲＦＱを
出力してバスマスタ権を取り、内部バス２２および外部
バスインタフェース部２８を介して外部バスをアクセス
する。一方、ＣＰＵ２１はデータ転送要求信号ＤＴＱま
たはリフレッシュ要求信号ＲＦＱを受けると、バスを解
放し、ユーザ空間であることを示す信号／ＵＳＥＲを外
部へ出力するさらに、本実施例は、バス・コントローラ
２７内部にシステム空間にてかつＣＰＵ２１からのみア
クセス可能なコントロールレジスタ２９が設けられてお
り、コントロールレジスタ２９設定後のＣＰＵ２１によ
るデータサイクルのみユーザ空間とする機能を有する。
コントロールレジスタ２９にはイネーブルビットＥＮＡ
ＢＬＥとリード／ライトビットＲ／Ｗがあり、ＥＮＡＢ
ＬＥ＝１設定により上記機能が有効となる。Ｒ／Ｗビッ
トは対象とするＣＰＵ２１によるデータサイクルのリー
ドまたはライトの条件指定を行なう。Ｒ／Ｗ＝１とした
場合ＣＰＵ２１によるデータ・リードサイクルのみユー
ザ空間とされ、Ｒ／Ｗ＝０の場合ＣＰＵ２１によるデー
タ・ライトサイクルのみユーザ空間とされる。

【００１９】図３および図４にマイクロプロセッサＭＰ
Ｕ１のメモリマップの一実施例を示す。マイクロプロセ
ッサＭＰＵ１は最大１ＭＢのアドレス空間を有し、メモ
リマップにはブレーク割込み信号／ＢＲＫが受け付けら
れる前のユーザ空間（図４）とブレーク割込み信号／Ｂ
ＲＫを受けリターン・インタラプト命令までのシステム
空間（図３）の２つの状態がある。

【００２０】図４のユーザ空間ではマイクロプロセッサ
ＭＰＵ１に内蔵する資源が全てアクセス可能となってい
る。内蔵ＲＯＭ２３および内蔵ＲＡＭ２４は２ステート
（２クロック）・サイクルにて動作し、ＤＭＡコントロ
ーラ２５、ＤＲＡＭリフレッシュコントローラ２６およ
び外部バスインタフェース部２８等の内蔵Ｉ／Ｏのレジ
スタと外部メモリ空間は３ステート・サイクル（必要に
応じウェイトサイクルの挿入が可能）にて動作する。ユ
ーザ空間ではＣＰＵ２１以外の内部バスマスタであるＤ
ＭＡコントローラ２５から見える空間も同様のメモリマ
ップ（図４）である。

【００２１】これに対し、システム空間では、図３に示
すように内蔵ＲＯＭ２３および内蔵ＲＡＭ２４であった
部分が外部メモリ空間となり、３ステート・サイクルの
空間となる。ただし、このシステム空間はＣＰＵ２１に
よるアクセスサイクル時にのみ存在し、ＤＭＡコントロ
ーラ２５から見える空間はユーザ空間のメモリマップ
（図４）である。同様にＤＲＡＭリフレッシュコントロ
ーラ２６にとってもユーザ空間しか存在しない。

【００２２】そして、このバスサイクル時には、ＣＰＵ
２１から出力される信号／ＵＳＥＲがハイレベルにネゲ
ートされ外部にてユーザ空間となっていることが外部か
ら分かるようになっている。この信号／ＵＳＥＲおよび
ブレークアクノリッジ信号／ＢＲＫＡＫは、エミュレー
ション制御部５に入力されており（図１参照）、ブレー
クアクノリッジ信号／ＢＲＫＡＫがロウレベルにアサー
トされている間（システム空間）、エミュレーション制
御部５はエミュレーションバス４をユーザシステムから
切離すとともに、ブレーク中であっても図５に示すよう
に、信号／ＵＳＥＲがロウレベルにアサートされると、
エミュレーションバス４をユーザシステムに接続させ
る。以上の機能により、システム空間での一時的なユー
ザ空間のアクセスが可能とされている。

【００２３】一方、エミュレーション起動はリターン・
インタラプト命令により行なう。エミュレーション制御
部５では、リターン・インタラプト命令による新しい命
令のフェッチからブレーク割込み信号／ＢＲＫによる例
外処理のスタック直前までを、ユーザ空間としてエミュ
レーションの制御を行なう。

【００２４】ところで、従来のエミュレータでは、シス
テム空間でマイクロプロセッサＭＰＵ１がエミュレーシ
ョン制御のため、エミュレーションメモリ６等をアクセ
スするが構造上あるいは回路の複雑化によりメモリを高
速アクセスができずエミュレータが動作しないことがあ
ったが、本実施例によればこれを実現できる。

【００２５】つまり、リスタートアドレスを含むエミュ
レーションメモリ６の領域がシステム空間で３ステート
・サイクルとなるため低速メモリの接続が可能となり、
ブレーク割込み例外処理に入ってからのエミュレーショ
ン制御が可能となる。しかも、システム空間はＣＰＵ２
１によるアクセスサイクルのみとし、ＤＭＡコントロー
ラ２５およびＤＲＡＭリフレッシュコントローラ２６の
アクセスはユーザ空間としているため、ブレーク状態で
もＤＭＡ転送およびＤＲＡＭリフレッシュ機能を正常に
動作させることができる。さらに、コントロールレジス
タ２９により一時的なユーザ空間アクセスが可能となる
ので、内蔵ＲＯＭ２３、内蔵ＲＡＭ２４、エミュレーシ
ョンメモリ９およびユーザシステム上メモリへのデータ
参照、変更が可能となる。

【００２６】なお、特に制限されるものでないが、本実
施例のマイクロプロセッサＭＰＵ１では、ブレーク割込
み信号／ＢＲＫやブレークアクノリッジ信号／ＢＲＫＡ
Ｋ、コントロールレジスタ２９の存在が一般のユーザに
は公開されておらずエミュレータ専用の機能となってい
る。

【００２７】以上説明したように、上記実施例は、複数
のバスマスタとバスコントローラとを備えたマイクロプ
ロセッサにおいて、マイクロプロセッサに対し割込みに
よるブレークが発生したら、周辺バスマスタを除くＣＰ
Ｕアクセスにおける全空間あるいは少なくとも割込みの
リスタート・アドレスを含む特定の空間を低速動作させ
るように、バス状態を切り替えるようにしたので、エミ
ュレーション制御用回路として低速のデバイスを用いて
もエミュレーションが行なえるとともに、周辺バスマス
タにとっては空間の切替えがないようにみえるためシス
テム空間においてユーザ空間をアクセスすることがで
き、これによって高速かつ多機能のマイクロプロセッサ
に対するエミュレーションが可能となるという効果があ
る。

【００２８】以上本発明者によってなされた発明を実施
例に基づいて説明したが本発明はそれに限定されるもの
ではなく、その要旨を逸脱しない範囲において種々変更
可能であることはいうまでもない。例えば、マイクロプ
ロセッサの動作状態の切替え内容は、システム空間とユ
ーザ空間の切替えに限らず、１６ビットと８ビットのデ
ータバスサイズの切替え等でもよい。また、システム空
間でのユーザ空間へのアクセスを可能にする方法は、レ
ジスタ設定でなく専用命令等によって実現するようにし
ても良い。

【００２９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば以下
のとおりである。

【００３０】すなわち、マイクロプロセッサの高機能
化、高速化により実現が困難になったエミュレータ制御
機能およびマイクロプロセッサ内蔵の周辺Ｉ／Ｏ機能の
エミュレーションを簡単に実現する事ができる。

【図面の簡単な説明】

【図１】本発明のマイクロプロセッサを用いたエミュレ
ータの一実施例を示すブロック図、

【図２】本発明に係るマイクロプロセッサの一実施例を
示すブロック図、

【図３】本実施例におけるマイクロプロセッサのユーザ
空間でのメモリマップを示す図、

【図４】本実施例におけるマイクロプロセッサのシステ
ム空間でのメモリマップを示す図、

【図５】本発明のマイクロプロセッサを用いたエミュレ
ータの動作タイミングを示すタイムチャートである。

【符号の説明】

１ マイクロプロセッサＭＰＵ ４ エミュレーションバス ５ エミュレーション制御部 ６ エミュレーションメモリ ７ ブレーク検出回路 ８ トレースメモリ ９ 代行メモリ １０ ユーザインタフェース部 １１ ユーザインタフェースプローブ １２ システムバス １３ ホストＣＰＵ １４ システムメモリ １５ Ｉ／Ｏインターフェース部 １６ ディスク １７ ＣＲＴ ２１ ＣＰＵ ２２ 内部バス ２３ 内蔵ＲＯＭ ２４ 内蔵ＲＡＭ ２５ ＤＭＡコントローラ ２６ ＤＲＡＭリフレッシュコントローラ ２７ バス・コントローラ ２８ 外部バスインタフェース部 ２９ コントロールレジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のバスマスタとバスコントローラと
   を備えたマイクロプロセッサにおいて、マイクロプロセ
   ッサの動作状態に応じて上記バスコントローラによりバ
   スサイクル数もしくはデータバスサイズもしくはメモリ
   マップを切り替えるようにしたことを特徴とするマイク
   ロプロセッサ。
2. 【請求項２】 上記バス状態の切替えは、マイクロプロ
   セッサへの割込み入力あるいはインタラプト命令および
   割込み復帰命令を使用して行なうことを特徴とする請求
   項１記載のマイクロプロセッサ。
3. 【請求項３】 上記バスコントロ−ラによる切替えを、
   マイクロプロセッサ内部のＣＰＵによるアクセス・サイ
   クルに対してのみ行なうようにしたことを特徴とする請
   求項１記載のマイクロプロセッサ。