JPS59183405A - プログラマブル・コントロ−ラ - Google Patents
プログラマブル・コントロ−ラInfo
- Publication number
- JPS59183405A JPS59183405A JP5694483A JP5694483A JPS59183405A JP S59183405 A JPS59183405 A JP S59183405A JP 5694483 A JP5694483 A JP 5694483A JP 5694483 A JP5694483 A JP 5694483A JP S59183405 A JPS59183405 A JP S59183405A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- address
- branch
- memory
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14098—Displaying instructions for monitoring state of machine
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
この発明はプログラマブル・コントローラに関し、特に
分岐命令を含むユーザプログラムの実行過程をモニタす
る技術に関する。
分岐命令を含むユーザプログラムの実行過程をモニタす
る技術に関する。
（発明の背顯）
従来のプログラマブル・コン１〜［１−ラには、モニタ
対象としてアドレスを入力すると、そのアドレスに対応
する命令内容およびその実行に伴う入出力状態がモニタ
表示される、いわゆるトレース機能を有するものがある
。このトレース機能によればミューザブログラムに分岐
命令が含まれていなくて、プログラムが零アドレスより
順番に実行される場合、このプログラムによる制御の流
れは充分確認することができる。
対象としてアドレスを入力すると、そのアドレスに対応
する命令内容およびその実行に伴う入出力状態がモニタ
表示される、いわゆるトレース機能を有するものがある
。このトレース機能によればミューザブログラムに分岐
命令が含まれていなくて、プログラムが零アドレスより
順番に実行される場合、このプログラムによる制御の流
れは充分確認することができる。
ところが、ユーザプログラムに制御の流れを変える命令
、すなわち無条件ジャンプ命令や条件付きジャンプ命令
などの分岐命令が含まれている場合、制御のルートが複
数に分かれることとなる。
、すなわち無条件ジャンプ命令や条件付きジャンプ命令
などの分岐命令が含まれている場合、制御のルートが複
数に分かれることとなる。
この場合に、従来のトレース機能では実際のプログラム
実行がどのようなルートを取って流れているのかを知る
のは非常に困難であった。プログラマブル・コントロー
ラにおいて実際の制御の流れのルートを知ることは、デ
バッグ処理や被制御系の工程の流れなどをつかむのに非
常に便利であるが、従来のトレース機能ではこれを簡単
に行なうことができなかった。
実行がどのようなルートを取って流れているのかを知る
のは非常に困難であった。プログラマブル・コントロー
ラにおいて実際の制御の流れのルートを知ることは、デ
バッグ処理や被制御系の工程の流れなどをつかむのに非
常に便利であるが、従来のトレース機能ではこれを簡単
に行なうことができなかった。
（発明の目的）
この発明の目的は、分岐命令を含んだユーザプログラム
の実行中に、各分岐命令で制御がどのルートに流れてい
くかを簡単にモニタすることができるようにしたプログ
ラマブル・コンＩ−ローラを提供することにある。
の実行中に、各分岐命令で制御がどのルートに流れてい
くかを簡単にモニタすることができるようにしたプログ
ラマブル・コンＩ−ローラを提供することにある。
（発明の構成と効果）
上記の目的を達成するために、この発明は、ユーザプロ
グラムの実行過程で、それに含まれる分岐命令が実行さ
れたとき、その分岐命令のアドレスおよび／または命令
と、その分岐命令の実行結果の分岐先のアドレスおよび
／または命令とを１組の情報として一時記憶する手段と
、この手段による記憶情報を表示する手段とを有するこ
とを特徴とする。
グラムの実行過程で、それに含まれる分岐命令が実行さ
れたとき、その分岐命令のアドレスおよび／または命令
と、その分岐命令の実行結果の分岐先のアドレスおよび
／または命令とを１組の情報として一時記憶する手段と
、この手段による記憶情報を表示する手段とを有するこ
とを特徴とする。
この構成によれば、ユーザプログラム中のどの分岐命令
でどのルートに制御が流れていくかを簡単にモニタする
ことができる。
でどのルートに制御が流れていくかを簡単にモニタする
ことができる。
（実施例の説明）
第１図はこの発明を適用したプログラマブル・コントロ
ーラの全体の概略構成を示すブロック図である。このプ
ログラマブル・コントローラは、全体の制御の中枢とな
るＣＰＵＩ （中央処理ユニット）と、ＣＰＵ１によっ
て実行されるシステムプログラムを格納したシステムプ
ログラムメモリ２と、ＣＰＵ１によって各種可変データ
の一時格納エリアとして使われるワーキングメモリ３と
、使用者が任意に設定し、ＣＰｔＪｌによって解読実行
されるユーザプログラムが格納されるユーザプログラム
メモリ４と、外部入力信号が与えられる入力インターフ
ェイスおよび外部出力信号を送出する出力インターフェ
イスを含んだ入出力回路５と、入出力回路５に対応した
入出力データのバッフ７メモリとなるエリアの他にいわ
ゆる内部リレーや補助リレーなどと呼ばれるその伯の回
路データを記憶する入出カメモリ６と、ＣＰＵ １に各
種の動作指令を与えたりユーザプログラムの作成入力や
モニタ指令入力を行なったり、その入力時の表示やモニ
タ表示などがなされるプログラミングコンソール７とを
備えている。
ーラの全体の概略構成を示すブロック図である。このプ
ログラマブル・コントローラは、全体の制御の中枢とな
るＣＰＵＩ （中央処理ユニット）と、ＣＰＵ１によっ
て実行されるシステムプログラムを格納したシステムプ
ログラムメモリ２と、ＣＰＵ１によって各種可変データ
の一時格納エリアとして使われるワーキングメモリ３と
、使用者が任意に設定し、ＣＰｔＪｌによって解読実行
されるユーザプログラムが格納されるユーザプログラム
メモリ４と、外部入力信号が与えられる入力インターフ
ェイスおよび外部出力信号を送出する出力インターフェ
イスを含んだ入出力回路５と、入出力回路５に対応した
入出力データのバッフ７メモリとなるエリアの他にいわ
ゆる内部リレーや補助リレーなどと呼ばれるその伯の回
路データを記憶する入出カメモリ６と、ＣＰＵ １に各
種の動作指令を与えたりユーザプログラムの作成入力や
モニタ指令入力を行なったり、その入力時の表示やモニ
タ表示などがなされるプログラミングコンソール７とを
備えている。
第２図は分岐命令を含んだユーザプログラムの一例を示
している。同図（Ａ＞はソースプログラムであるフロー
チャートの形で表わしており、同図（Ｂ）はそのプログ
ラムがユーザプログラムメモリ４にどのようなアドレス
対応で格納さ才する力＼を示している。この例において
は、アドレス１００１と２００２にそれぞれ条件付きジ
ャンプ命令（ＣＪ Ｐ ）があり、アドレス２００３と
３００２にそれぞれ無条件ジャンプ命令（ＪＭＰ）があ
る。
している。同図（Ａ＞はソースプログラムであるフロー
チャートの形で表わしており、同図（Ｂ）はそのプログ
ラムがユーザプログラムメモリ４にどのようなアドレス
対応で格納さ才する力＼を示している。この例において
は、アドレス１００１と２００２にそれぞれ条件付きジ
ャンプ命令（ＣＪ Ｐ ）があり、アドレス２００３と
３００２にそれぞれ無条件ジャンプ命令（ＪＭＰ）があ
る。
上記のユーザプログラムを例にとり、この発明の要旨と
なる分岐命令に関するモニタ機能（以下、この６能をブ
ランチトレースと称す）につ（Ｘで包括的に説明する。
なる分岐命令に関するモニタ機能（以下、この６能をブ
ランチトレースと称す）につ（Ｘで包括的に説明する。
第２図（Ａ）のユーザプログラムが同図に矢印のような
ルートで実行され、そのときにこの部分についてプログ
ラミングコンソール７からブランチ１へレースの指令を
与えている場合、ユーザプログラムが矢印のように実行
される過程でワーキングメモリ３に割り当てられている
ブランチトレース用バッファに、第３図に示すようにモ
ニタデータが一時記憶され、そのデータがプログラミン
グコンソール７の表示器に表示される。
ルートで実行され、そのときにこの部分についてプログ
ラミングコンソール７からブランチ１へレースの指令を
与えている場合、ユーザプログラムが矢印のように実行
される過程でワーキングメモリ３に割り当てられている
ブランチトレース用バッファに、第３図に示すようにモ
ニタデータが一時記憶され、そのデータがプログラミン
グコンソール７の表示器に表示される。
詳ｊホすると、ワーキングメモリ３のレジスタＲ１には
ユーザプログラムメモリ１のアドレス１０１のＣＪＰ／
ＬＢＬＯ命令が実行されたことが一時記憶され、続くレ
ジスタＲ２にはアドレス１００１のＣＪＰ命令の実行に
よりアドレス２０００のＬＢＬＯ命令に分岐したことが
記憶される。このように、分岐命令のアドレスおよびそ
の命令内容と、その分岐命令の実行結果の分岐先アドレ
スと命令内容とが１組のデータとしてワーキングメモリ
の所定エリアに記憶される。同様に、レジスタＲ３には
ユーザプログラムのアドレス２００２のＣＪＰ／ＬＢＬ
１命令が実行されたことが一時記憶され、続くレジスタ
Ｒ４にはそのＣＪＰ命令の実行によってアドレス３００
０のしＢＬ１命令に分岐したことが一時記憶される。同
様に、レジスタＲ５にはユーザプログラムのアドレス３
００２のＪ、ＭＰ／ＬＢＬ２命令が実行されたことが一
時記憶され、続くレジスタＲ６にそのＪＭＰ命令の実行
結果でアドレス１００３のＬＢＬ２命令にジャンプした
ことが記憶される。
ユーザプログラムメモリ１のアドレス１０１のＣＪＰ／
ＬＢＬＯ命令が実行されたことが一時記憶され、続くレ
ジスタＲ２にはアドレス１００１のＣＪＰ命令の実行に
よりアドレス２０００のＬＢＬＯ命令に分岐したことが
記憶される。このように、分岐命令のアドレスおよびそ
の命令内容と、その分岐命令の実行結果の分岐先アドレ
スと命令内容とが１組のデータとしてワーキングメモリ
の所定エリアに記憶される。同様に、レジスタＲ３には
ユーザプログラムのアドレス２００２のＣＪＰ／ＬＢＬ
１命令が実行されたことが一時記憶され、続くレジスタ
Ｒ４にはそのＣＪＰ命令の実行によってアドレス３００
０のしＢＬ１命令に分岐したことが一時記憶される。同
様に、レジスタＲ５にはユーザプログラムのアドレス３
００２のＪ、ＭＰ／ＬＢＬ２命令が実行されたことが一
時記憶され、続くレジスタＲ６にそのＪＭＰ命令の実行
結果でアドレス１００３のＬＢＬ２命令にジャンプした
ことが記憶される。
ワーキングメモリ３に上述のように記憶されたモニタデ
ータは、プログラミングコンソール７の表示器に表示さ
れる。これは、表示器の規模が人き（プれば多数のデー
タを一度に表示できるが、小規模な表示器が使われてい
る場合、一定の順番で順次モニタデータを表示するよう
に構成する。
ータは、プログラミングコンソール７の表示器に表示さ
れる。これは、表示器の規模が人き（プれば多数のデー
タを一度に表示できるが、小規模な表示器が使われてい
る場合、一定の順番で順次モニタデータを表示するよう
に構成する。
上述のようなブランチトレースの処理は、第４図のフロ
ーチャートに示すシステムプログラムがｃｐｕｉによっ
て実行されることで実現される。
ーチャートに示すシステムプログラムがｃｐｕｉによっ
て実行されることで実現される。
以下、このフローチャートに従ってブランチ１〜レース
の処理手順を説明する。まず、以下の処理で使用される
幾つかのフラグについて説明する。第３図に示すように
、これらのフラグはワーキングメモリ３に設定されてい
る。
の処理手順を説明する。まず、以下の処理で使用される
幾つかのフラグについて説明する。第３図に示すように
、これらのフラグはワーキングメモリ３に設定されてい
る。
フラグＦ１は、プログラミングコンソール７のキー操作
によってブランチトレース指令を与えたときに１″にセ
ットされる。フラグＦＯは、ＣＰＵ１がブランチトレー
ス指令に応答してその処理を実行しているときに１″に
セットされる。
によってブランチトレース指令を与えたときに１″にセ
ットされる。フラグＦＯは、ＣＰＵ１がブランチトレー
ス指令に応答してその処理を実行しているときに１″に
セットされる。
フラグＦ２はユーザプログラムメモリ４がら実行するた
めに読出した命令が分岐命令であった場合に゛１″にセ
ットされる。フラグＦ３は、ワーキングメモリ３の上述
したブランチトレース用バッファレジスタＲ１〜Ｒ３２
に１つでもモニタデータが書込まれたときに“′１゛′
にセットされる。
めに読出した命令が分岐命令であった場合に゛１″にセ
ットされる。フラグＦ３は、ワーキングメモリ３の上述
したブランチトレース用バッファレジスタＲ１〜Ｒ３２
に１つでもモニタデータが書込まれたときに“′１゛′
にセットされる。
第４図のフローチャートにおいて、最初のステップ１’
ＯＯのイニシャル処理を実行後、まずステップ１０１で
、上記レジスタＲ１〜Ｒ３２にモニタデータが格納され
ていることを示すフラグＦ３の状態をチェックする。モ
ニタデータが格納されておらずＦ ３ ＝ ” Ｏ”で
あれば、ステップ１０３で、プログラミングコンソール
７からキー人力があるか否かをチェックする。キー人力
がない場合は通常のユーザプログラムの実行動作を行な
う。
ＯＯのイニシャル処理を実行後、まずステップ１０１で
、上記レジスタＲ１〜Ｒ３２にモニタデータが格納され
ていることを示すフラグＦ３の状態をチェックする。モ
ニタデータが格納されておらずＦ ３ ＝ ” Ｏ”で
あれば、ステップ１０３で、プログラミングコンソール
７からキー人力があるか否かをチェックする。キー人力
がない場合は通常のユーザプログラムの実行動作を行な
う。
つまり、ステップ１４１でユーザプログラムメモリ４か
らプログラムカウンタで指定される位置命令を読出す。
らプログラムカウンタで指定される位置命令を読出す。
ここで、フラグＦＯおよびフラグＦ１がともに“０″で
ある場合、ステップ１１０でＮｏ→ステップ１１７でＮ
Ｏ→ステップ１１５→ステップ１１６と進み、ステップ
１４１で読出した命令をステップ１１５で実行し、続く
ステップ１１６で上記プログラムカウンタを制御して実
行アドレス値を更新する。その後ステップ１Ｃ）１に戻
る。通常の状態では、実質的にステップ１４１→１１５
→１１６が繰り返されて、ユーザプログラムが実行され
ていく。
ある場合、ステップ１１０でＮｏ→ステップ１１７でＮ
Ｏ→ステップ１１５→ステップ１１６と進み、ステップ
１４１で読出した命令をステップ１１５で実行し、続く
ステップ１１６で上記プログラムカウンタを制御して実
行アドレス値を更新する。その後ステップ１Ｃ）１に戻
る。通常の状態では、実質的にステップ１４１→１１５
→１１６が繰り返されて、ユーザプログラムが実行され
ていく。
上述のユーザプログラムの実行動作中に、プログラミン
グコンソール７のキーボードを操作してブランチトレー
ス指令を与えると、そのキー人力がステップ１０３で検
出され、続くステップ１０４でブランチトレースである
ことが解析され、続くステップ１１０でプログラミング
コンソール７から入力されるブランチトレースの開始指
定アドレスを受付け、これをワーキングメモリ３のレジ
スタＲ３３に格納するとともに、ステップ１１１でフラ
グ［１を“１″にセットし、その後ステップ１４１に進
む。
グコンソール７のキーボードを操作してブランチトレー
ス指令を与えると、そのキー人力がステップ１０３で検
出され、続くステップ１０４でブランチトレースである
ことが解析され、続くステップ１１０でプログラミング
コンソール７から入力されるブランチトレースの開始指
定アドレスを受付け、これをワーキングメモリ３のレジ
スタＲ３３に格納するとともに、ステップ１１１でフラ
グ［１を“１″にセットし、その後ステップ１４１に進
む。
フラグＦ１が＃、１１１にセットされると、ステップ１
１７でＹＥＳと判定されてステップ１１８に進む。ここ
で現在実行中のユーザプログラムのアドレスと、ステッ
プ１１０で受付けたトレース開始指定アドレスが一致す
るか否かを判断する。両アドレスが一致しない場合はス
テップ１１５に進む。両アドレスが一致した場合にはフ
ラグＦＯを“１″にセットし、その後ステップ１１５に
進む。
１７でＹＥＳと判定されてステップ１１８に進む。ここ
で現在実行中のユーザプログラムのアドレスと、ステッ
プ１１０で受付けたトレース開始指定アドレスが一致す
るか否かを判断する。両アドレスが一致しない場合はス
テップ１１５に進む。両アドレスが一致した場合にはフ
ラグＦＯを“１″にセットし、その後ステップ１１５に
進む。
フラグＦＯが１″にセットされると、ステップ１１０で
ＹＥＳと判定されてステップ１１１に進む。ここではフ
ラグＦ２が１１１１＋にセットされているか否かを判断
する。Ｆ２＝″゛Ｏ″の場合、ステップ１１２に進み、
現在ユーザプログラムメモリ４から読出している命令が
分岐命令か否かを判断する。分岐命令でない場合はステ
ップ１１５に進む。分岐命令である場合、ステップ１１
３に進み、その分岐命令の命令語とアドレスを上述のバ
ッファレジスタＲ１〜Ｒ３２に先頭から順番にストアす
る。その後ステップ１１４でフラグＦ２を１″にセット
し、ステップ１１５に進む。
ＹＥＳと判定されてステップ１１１に進む。ここではフ
ラグＦ２が１１１１＋にセットされているか否かを判断
する。Ｆ２＝″゛Ｏ″の場合、ステップ１１２に進み、
現在ユーザプログラムメモリ４から読出している命令が
分岐命令か否かを判断する。分岐命令でない場合はステ
ップ１１５に進む。分岐命令である場合、ステップ１１
３に進み、その分岐命令の命令語とアドレスを上述のバ
ッファレジスタＲ１〜Ｒ３２に先頭から順番にストアす
る。その後ステップ１１４でフラグＦ２を１″にセット
し、ステップ１１５に進む。
フラグＦ２が” １ ”にセットされると、ステップ１
１１でＹＥＳと判定されてステップ１２．０に進む。ス
テップ１２０では、そのときユーザプロダラムメモリ４
から読出している命令８Ｂとそのアドレス、すなわちス
テップ１１３でレジスタＲｎに格納した分岐命令の実行
によって分岐した先のアドレスと命令語をレジスタＲｎ
に続く次のレジスタＲｎ＋’１に格納する。これで分岐
命令とアドレス、分岐先命令とアドレスという１組のモ
ニタデータがワーキングメモリ３に格納された。
１１でＹＥＳと判定されてステップ１２．０に進む。ス
テップ１２０では、そのときユーザプロダラムメモリ４
から読出している命令８Ｂとそのアドレス、すなわちス
テップ１１３でレジスタＲｎに格納した分岐命令の実行
によって分岐した先のアドレスと命令語をレジスタＲｎ
に続く次のレジスタＲｎ＋’１に格納する。これで分岐
命令とアドレス、分岐先命令とアドレスという１組のモ
ニタデータがワーキングメモリ３に格納された。
続くステップ１２１ではフラグＦ３を１″にセットする
。続くステップ１２２では、上記バッファレジスタＲ１
〜Ｒ３２のうちの書込み先を指定する１１のカウンタを
更新する（＋２する）。続くステップ１２３ではバッフ
ァレジスタＲ１〜Ｒ３２が全て使用中にな、ったか否か
を判断する。バッファレジスタＲ１〜Ｒ３２が満杯にな
った場合にはステップ１２６に進み、フラグＦＯ，Ｆｌ
。
。続くステップ１２２では、上記バッファレジスタＲ１
〜Ｒ３２のうちの書込み先を指定する１１のカウンタを
更新する（＋２する）。続くステップ１２３ではバッフ
ァレジスタＲ１〜Ｒ３２が全て使用中にな、ったか否か
を判断する。バッファレジスタＲ１〜Ｒ３２が満杯にな
った場合にはステップ１２６に進み、フラグＦＯ，Ｆｌ
。
Ｆ２を“０″にリセットし、その後ステップ１１５に進
む。バッファレジスタＲ１〜Ｒ，３２が満杯になってい
なければステップ１２４に進み、現在ユーザプログラム
メモリ４から読出している命令が分岐命令か否かを判断
する。分岐命令である場合には先のステップ１１３に進
み、再びその命令とアドレスをレジスタＲ１にストアす
ることになる。分岐命令でない場合にはステップ１２５
に進み、フラグＦ２をＯ″とし、その後ステップ１１５
に進む。
む。バッファレジスタＲ１〜Ｒ，３２が満杯になってい
なければステップ１２４に進み、現在ユーザプログラム
メモリ４から読出している命令が分岐命令か否かを判断
する。分岐命令である場合には先のステップ１１３に進
み、再びその命令とアドレスをレジスタＲ１にストアす
ることになる。分岐命令でない場合にはステップ１２５
に進み、フラグＦ２をＯ″とし、その後ステップ１１５
に進む。
このようにして、ユーザプログラムの実行過程で、実行
した分岐命令の命令語とアドレス、その実行結果で進ん
だ分岐先のアドレスと命令語を１組とするモニタデータ
が分岐命令を実行するたびにバッファレジスタＲ１〜Ｒ
３２に順次格納されてい（。
した分岐命令の命令語とアドレス、その実行結果で進ん
だ分岐先のアドレスと命令語を１組とするモニタデータ
が分岐命令を実行するたびにバッファレジスタＲ１〜Ｒ
３２に順次格納されてい（。
レジスタＲ１〜Ｒ３２にモニタデータが格納されて、上
述のようにフラグＦ３が１１１１１にセットされると、
ステップ１０１でＹＥＳと判定されてステップ１０２に
進む。このステップ１０２ではバッファレジスタＲ１〜
Ｒ３２のモニタデータをプログラミングコンソール７の
表示器に転送して表示する。続くステップ１４２でプロ
グラミングコンソール７のキーボードからの入力をチェ
ックする。このとき、プログラミングコンソール７から
表示更新キーの入力が検出されると、ステップ１０７→
１０８と進み、そのキー人力に応答してレジスタＲ１〜
Ｒ３２のデータのうちのどのデータを表示するかの制御
を行なう。また、プログラミングコンソール７からクリ
アキーの入力が検出された場合、ステップ１０５→１０
６と進み、フラグＦＯ，Ｆｌ、Ｆ２．Ｆ３を全て′Ｏ′
°にリセットする。
述のようにフラグＦ３が１１１１１にセットされると、
ステップ１０１でＹＥＳと判定されてステップ１０２に
進む。このステップ１０２ではバッファレジスタＲ１〜
Ｒ３２のモニタデータをプログラミングコンソール７の
表示器に転送して表示する。続くステップ１４２でプロ
グラミングコンソール７のキーボードからの入力をチェ
ックする。このとき、プログラミングコンソール７から
表示更新キーの入力が検出されると、ステップ１０７→
１０８と進み、そのキー人力に応答してレジスタＲ１〜
Ｒ３２のデータのうちのどのデータを表示するかの制御
を行なう。また、プログラミングコンソール７からクリ
アキーの入力が検出された場合、ステップ１０５→１０
６と進み、フラグＦＯ，Ｆｌ、Ｆ２．Ｆ３を全て′Ｏ′
°にリセットする。
第１図はこの発明のプログラマブル・コントローラの全
体構成を示づ−ブロック図、第２図は分岐命令を含んだ
ユーザプログラム例を示す図、第３図はワーキングメモ
リ３におけるメモリマツプの二部を示す図、第４図はこ
の発明に係る分岐命令に関するモニタ処理の手順を示す
フローチャートである。 １・・・・・・ＣＰｔＪ ３・・・・・・ワーキングメモリ ４・・・・・・ユーザプログラムメモリ５・・・・・・
入出力回路 ６・・・・・・入出カメモリ ７・・・・・・プログラミングコンソール特許出願人 立石電機株式会社 第２図 −３１− 第３図
体構成を示づ−ブロック図、第２図は分岐命令を含んだ
ユーザプログラム例を示す図、第３図はワーキングメモ
リ３におけるメモリマツプの二部を示す図、第４図はこ
の発明に係る分岐命令に関するモニタ処理の手順を示す
フローチャートである。 １・・・・・・ＣＰｔＪ ３・・・・・・ワーキングメモリ ４・・・・・・ユーザプログラムメモリ５・・・・・・
入出力回路 ６・・・・・・入出カメモリ ７・・・・・・プログラミングコンソール特許出願人 立石電機株式会社 第２図 −３１− 第３図
Claims (1)
- （１）ユーザプログラムの実行、過程で、それに含まれ
る分岐命令が実行されたとき、その分岐命令のアドレス
および／または命令と、その分岐命令の実行結果の分岐
先のアドレスおよび／または命令とを１組の情報として
一時記憶する手段と、この手段による記憶情報を表示す
る手段とを有することを特徴とするプログラマブル・コ
ントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5694483A JPS59183405A (ja) | 1983-04-01 | 1983-04-01 | プログラマブル・コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5694483A JPS59183405A (ja) | 1983-04-01 | 1983-04-01 | プログラマブル・コントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59183405A true JPS59183405A (ja) | 1984-10-18 |
Family
ID=13041653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5694483A Pending JPS59183405A (ja) | 1983-04-01 | 1983-04-01 | プログラマブル・コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183405A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56168265A (en) * | 1980-05-29 | 1981-12-24 | Mitsubishi Electric Corp | Branch location storage system of digital computer |
| JPS5739457A (en) * | 1980-08-18 | 1982-03-04 | Mitsubishi Electric Corp | Program device |
-
1983
- 1983-04-01 JP JP5694483A patent/JPS59183405A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56168265A (en) * | 1980-05-29 | 1981-12-24 | Mitsubishi Electric Corp | Branch location storage system of digital computer |
| JPS5739457A (en) * | 1980-08-18 | 1982-03-04 | Mitsubishi Electric Corp | Program device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010507855A (ja) | 非対称型マルチプロセッサ装置上の診断動作の実行 | |
| JPS59183405A (ja) | プログラマブル・コントロ−ラ | |
| JPH06242819A (ja) | Ｐｃの信号状態制御方式 | |
| JPS62162105A (ja) | フロ−チヤ−ト式プログラマブルコントロ−ラ | |
| JPS63284644A (ja) | 命令アドレス出力回路 | |
| JPH04332003A (ja) | プログラマブルコントローラ | |
| JPS59216202A (ja) | プログラマブル・コントロ−ラ | |
| JPS6220023Y2 (ja) | ||
| JPH01233522A (ja) | データフロー型情報処理装置のシミュレーション装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS59212906A (ja) | プログラマブル・コントロ−ラ | |
| JPH0458303A (ja) | プログラマブルコントローラ | |
| JPH01223504A (ja) | プログラマブルコントローラのサンプリングトレース方式 | |
| JPH01232446A (ja) | コンピュータのプログラム開発支援装置 | |
| JPH04174034A (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JPH0772908A (ja) | プログラマブルコントローラ | |
| JPS5949609A (ja) | 模擬実行機能を備えたプログラマブル・コントロ−ラ | |
| JPS63180139A (ja) | プログラム評価用マイクロコンピユ−タ | |
| JPS5829057A (ja) | レジスタのトレ−ス装置 | |
| JPS63177205A (ja) | プログラマブルコントロ−ラのプログラミング装置 | |
| JPS62282327A (ja) | 情報処理装置 | |
| JPH0214333A (ja) | データフロープログラムのデバッグ装置 | |
| JPS59165143A (ja) | デ−タ処理装置 | |
| JPS59119413A (ja) | プログラマブルコントロ−ラ | |
| JPH04216103A (ja) | プログラマブルコントローラにおけるユーザプログラムのトレース方式 |