JPH04190430A - ソフトウェア開発用エミュレータ - Google Patents
ソフトウェア開発用エミュレータInfo
- Publication number
- JPH04190430A JPH04190430A JP2324205A JP32420590A JPH04190430A JP H04190430 A JPH04190430 A JP H04190430A JP 2324205 A JP2324205 A JP 2324205A JP 32420590 A JP32420590 A JP 32420590A JP H04190430 A JPH04190430 A JP H04190430A
- Authority
- JP
- Japan
- Prior art keywords
- emulator
- memory
- register
- chip microcomputer
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はワンチップマイコンのソフトウェア開発用エ
ミュレータに関し、特にそのテハッグ機能を提倶する。
ミュレータに関し、特にそのテハッグ機能を提倶する。
［従来の技術］
第３図は従来のワンチップマイコンのソフトウェア開発
用エミュレータとワンチップマイコンの接続ブロック図
を示す。図において、ワンチップマイコン（１）とエミ
ュレータ（３）間には、アドレスバス、データバスおよ
びコントロールバスか接続されている。エミュレータ（
３）はエミュレータ制御回路（４）とエミュレータシス
テムメモリ（５）とエミュレータ１／Ｏ回路（６）とで
構成されているつそしてこの各構成ブロック間はエミュ
レータ内部データバス、エミュレータ内部アドレスバス
およびエミュレータ内部コントロールバスで接続されて
いる。エミュレータシステムメモリ（５）はトレース用
メモリ（８）て構成されている。
用エミュレータとワンチップマイコンの接続ブロック図
を示す。図において、ワンチップマイコン（１）とエミ
ュレータ（３）間には、アドレスバス、データバスおよ
びコントロールバスか接続されている。エミュレータ（
３）はエミュレータ制御回路（４）とエミュレータシス
テムメモリ（５）とエミュレータ１／Ｏ回路（６）とで
構成されているつそしてこの各構成ブロック間はエミュ
レータ内部データバス、エミュレータ内部アドレスバス
およびエミュレータ内部コントロールバスで接続されて
いる。エミュレータシステムメモリ（５）はトレース用
メモリ（８）て構成されている。
また、エミュレータ１／Ｏ回路（６）はエミュレータ（
３）外部でワンチップマイコン（１）の各ハスと接続さ
れている。
３）外部でワンチップマイコン（１）の各ハスと接続さ
れている。
次に第４図に示す従来のエミュレータ動作モテルに従っ
てデバッグ時の動作を説明する。今、ワンチップマイコ
ン（１）は開発しようとしているソフトウェアか実行さ
れているものとする。第４図に示すように、ワンチップ
マイコン（１）内の中央演算処理装置（９）は、必要に
応して内蔵メモリ（２）間とデータを読み書きしている
。モしてあらかしめ、エミュレータ（３）で設定してい
るブレークポイントにブロクラムの流れかさしかかると
、エミュレータ（３）はワンチップマイコン（＋）にブ
レークポイント割り込みをかける。その後、エミュレー
タ（３）側に設定された割込処理ブロクラムによフて、
エミュレータ（３）はワンチップマイコン（１）の諸状
態（例えばプロクラムカウンタ等の内部レジスタ）をエ
ミュレータシステムメモリ（５）内のトレース用メモリ
（８）に読み込む。このトレース用メモリ（８）をエミ
ュレータ（３）のモニタプログラムでトレースしてデバ
ッグを行う。
てデバッグ時の動作を説明する。今、ワンチップマイコ
ン（１）は開発しようとしているソフトウェアか実行さ
れているものとする。第４図に示すように、ワンチップ
マイコン（１）内の中央演算処理装置（９）は、必要に
応して内蔵メモリ（２）間とデータを読み書きしている
。モしてあらかしめ、エミュレータ（３）で設定してい
るブレークポイントにブロクラムの流れかさしかかると
、エミュレータ（３）はワンチップマイコン（＋）にブ
レークポイント割り込みをかける。その後、エミュレー
タ（３）側に設定された割込処理ブロクラムによフて、
エミュレータ（３）はワンチップマイコン（１）の諸状
態（例えばプロクラムカウンタ等の内部レジスタ）をエ
ミュレータシステムメモリ（５）内のトレース用メモリ
（８）に読み込む。このトレース用メモリ（８）をエミ
ュレータ（３）のモニタプログラムでトレースしてデバ
ッグを行う。
［発明が解決しようとする課題］
従来のソフトウェア開発用エミュレータでは、書き込み
専用のレジスタやリアルタイムに銑み出せないレジスタ
や、書き込み専用かつ時間とともにその内容か変化する
ようなレジスタ等を、ブレーク割り込み後にワンチップ
マイコン内のレジスタを読み出すためトレースすること
はできないという問題点があった。
専用のレジスタやリアルタイムに銑み出せないレジスタ
や、書き込み専用かつ時間とともにその内容か変化する
ようなレジスタ等を、ブレーク割り込み後にワンチップ
マイコン内のレジスタを読み出すためトレースすること
はできないという問題点があった。
この発明はＦ記のような問題点を解決するためになされ
たもので、書き込み専用のレジスタやリアルタイムに読
み出せないレジスタや、書き込み専用かつ時間とともに
その内容か変化するようなレジスタ等をトレースデバッ
グすることが可能なソフトウェア開発用エミュレータを
得ることを目的とする。
たもので、書き込み専用のレジスタやリアルタイムに読
み出せないレジスタや、書き込み専用かつ時間とともに
その内容か変化するようなレジスタ等をトレースデバッ
グすることが可能なソフトウェア開発用エミュレータを
得ることを目的とする。
［課題を解決するための手段］
この発明に係るソフトウェア開発用エミュレータは、ワ
ンチップマイコンか書き込むデータを格納する手段であ
るデバッグバッファ用メモリと、デパ゛ッグ時にデバッ
グバッファ用メモリを読み出す手段と、デバッグバッフ
ァ用メモリに書き込まれたデータの時間変化分を修正す
る手段とて構成したものである。
ンチップマイコンか書き込むデータを格納する手段であ
るデバッグバッファ用メモリと、デパ゛ッグ時にデバッ
グバッファ用メモリを読み出す手段と、デバッグバッフ
ァ用メモリに書き込まれたデータの時間変化分を修正す
る手段とて構成したものである。
［作用］
本発明におけるソフトウェア開発用エミュレータは、書
き込み専用のレジスタやリアルタイムに読み出せないレ
ジスタや書き込み専用かつ時間とともにその内容か変化
するようなレジスタ等をトレースデバッグすることが可
能になる。
き込み専用のレジスタやリアルタイムに読み出せないレ
ジスタや書き込み専用かつ時間とともにその内容か変化
するようなレジスタ等をトレースデバッグすることが可
能になる。
［実施例］
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例であるワンチップマイコン
のソフトウェア開発用エミュレータとワンチップマイコ
ンの接続ブロック図を示す。図において、ワンチップマ
イコン（１）とエミュレータ（３）間にはアドレスバス
、データハスおよびコントロールバスか接続されている
。エミュレータ（３）はエミュレータ制御回路（４）と
エミュレータシステムメモリ（５）とエミュレータ１／
Ｏ回路（６）とで構成されている。そして、各構成ブロ
ック間はエミュレータ内部データバス、エミュレータ内
部アドレスバスおよびエミュレータ内部コントロールバ
スで接続されている。エミュレータシステムメモリ（５
）はデバッグバッファ用メモリ（７）（エミュレータの
実アドレスｏｏｏｏｏ。６番地から０ＦＦＦＦ＋６番地
）とトレース用メモリ（８）（エミュレータの実アドレ
ス／Ｏ０００．６番地からＦＦＦＦＦ、６番地）によっ
て構成されている。また、エミュレータ１／Ｏ回路（６
）はエミュレータ（３）外部でワンチップマイコン（＋
） と各ハスで接続されている。さらにエミュレータ制
御回路（４）にはデバッグバッファ用メモリのデータか
デバッグバッファ用データバスによって人力されている
。そして、エミュレータ制御回路（４）かデバッグ時に
有効にするＤＥＢＵＧＲＤ信号によってテバッグバッフ
ァ用データへ′スはケートされている。
のソフトウェア開発用エミュレータとワンチップマイコ
ンの接続ブロック図を示す。図において、ワンチップマ
イコン（１）とエミュレータ（３）間にはアドレスバス
、データハスおよびコントロールバスか接続されている
。エミュレータ（３）はエミュレータ制御回路（４）と
エミュレータシステムメモリ（５）とエミュレータ１／
Ｏ回路（６）とで構成されている。そして、各構成ブロ
ック間はエミュレータ内部データバス、エミュレータ内
部アドレスバスおよびエミュレータ内部コントロールバ
スで接続されている。エミュレータシステムメモリ（５
）はデバッグバッファ用メモリ（７）（エミュレータの
実アドレスｏｏｏｏｏ。６番地から０ＦＦＦＦ＋６番地
）とトレース用メモリ（８）（エミュレータの実アドレ
ス／Ｏ０００．６番地からＦＦＦＦＦ、６番地）によっ
て構成されている。また、エミュレータ１／Ｏ回路（６
）はエミュレータ（３）外部でワンチップマイコン（＋
） と各ハスで接続されている。さらにエミュレータ制
御回路（４）にはデバッグバッファ用メモリのデータか
デバッグバッファ用データバスによって人力されている
。そして、エミュレータ制御回路（４）かデバッグ時に
有効にするＤＥＢＵＧＲＤ信号によってテバッグバッフ
ァ用データへ′スはケートされている。
次に第２図に示す本実施例のエミュレータ動作モテルに
従ってデバッグ時の動作を説明する。今第１図に示すよ
うに、ワンチップマイコン（１）のアドレス０００５．
６番地は書き込み専用、かつ時間とともにその内容が変
化するレジスタＡか割り付けられ、デバッグバッファ用
メモリ（７）であるの００００５．６番地（エミュレー
タの実アドレス）にも、ワンチップマイコン（１）のア
ドレス０００５ 、６番地か割り付けられているものと
する。そしてワンチップマイコン（＋）は開発しようと
しているソフトウェアか実行されているものとし、第２
図に示すようにワンチップマイコン（１）内の中央演算
処理装置（９）は必要に応して内蔵メモリ（２）間とデ
ータを読み書きしている。さらに、レジスタＡにデータ
を書き込む時にはデバッグバッファ用メモリ（７）であ
る０（／Ｏ０５１６番地（エミュレータの実アドレス）
にもデータを書き込む。そしてあらかじめ、エミュレー
タ（３）で設定しているブレークポイントにプログラム
の流れがさしかかると、エミュレータ（３） はワンチ
ップマイコン（１）にブレークポイント割り込みをかけ
る。その後、エミュレータ（３）側に設定された割込処
理プログラムによって、エミュレータ（３）はワンチッ
プマイコン（１）の諸状Ｒ（例えばプログラムカウンタ
等の内部レジスタ）をエミュレータシステムメモリ（５
）内のトレース用メモリ（８）に読み込む。このトレー
ス用メモリ（８）をエミュレータ（３）のギニタプログ
ラムでトレースしてデハ゛ツクを行う。また、レジスタ
Ａをトレースおよびデバッグする際、エミュレータ（３
）はブレークポイント割込発生時にレジスタＡをトレー
スおよびデバッグする際、エミュレータ（３）はブレー
クポイント割込発生時にレジスタＡ （ＯＯＯＯ５，ｓ
番地）をモニタブロクラムによって、時間とともに変化
するはすの内容に修正・書き換え、書き込み専用、かつ
時間とともにその内容が変化するレジスタＡのトレース
およびデバッグを可能にする。
従ってデバッグ時の動作を説明する。今第１図に示すよ
うに、ワンチップマイコン（１）のアドレス０００５．
６番地は書き込み専用、かつ時間とともにその内容が変
化するレジスタＡか割り付けられ、デバッグバッファ用
メモリ（７）であるの００００５．６番地（エミュレー
タの実アドレス）にも、ワンチップマイコン（１）のア
ドレス０００５ 、６番地か割り付けられているものと
する。そしてワンチップマイコン（＋）は開発しようと
しているソフトウェアか実行されているものとし、第２
図に示すようにワンチップマイコン（１）内の中央演算
処理装置（９）は必要に応して内蔵メモリ（２）間とデ
ータを読み書きしている。さらに、レジスタＡにデータ
を書き込む時にはデバッグバッファ用メモリ（７）であ
る０（／Ｏ０５１６番地（エミュレータの実アドレス）
にもデータを書き込む。そしてあらかじめ、エミュレー
タ（３）で設定しているブレークポイントにプログラム
の流れがさしかかると、エミュレータ（３） はワンチ
ップマイコン（１）にブレークポイント割り込みをかけ
る。その後、エミュレータ（３）側に設定された割込処
理プログラムによって、エミュレータ（３）はワンチッ
プマイコン（１）の諸状Ｒ（例えばプログラムカウンタ
等の内部レジスタ）をエミュレータシステムメモリ（５
）内のトレース用メモリ（８）に読み込む。このトレー
ス用メモリ（８）をエミュレータ（３）のギニタプログ
ラムでトレースしてデハ゛ツクを行う。また、レジスタ
Ａをトレースおよびデバッグする際、エミュレータ（３
）はブレークポイント割込発生時にレジスタＡをトレー
スおよびデバッグする際、エミュレータ（３）はブレー
クポイント割込発生時にレジスタＡ （ＯＯＯＯ５，ｓ
番地）をモニタブロクラムによって、時間とともに変化
するはすの内容に修正・書き換え、書き込み専用、かつ
時間とともにその内容が変化するレジスタＡのトレース
およびデバッグを可能にする。
［発明の効果コ
以上のようにこの発明によれば、ワンチップマイコンが
書き込むデニタを格納する手段であるデバッグバッファ
用メモリと、デバッグ時にデバッグバッファ用メモリを
読み出す手段と、デバッグバッファ用メモリに書き込ま
れたデータの時間変化分を修正する手段とを加えて構成
したのて、これにより書き込み専用、かつ時間とともに
その内容か変化するようなレジスタのトレースおよびデ
バッグを可能にできる。
書き込むデニタを格納する手段であるデバッグバッファ
用メモリと、デバッグ時にデバッグバッファ用メモリを
読み出す手段と、デバッグバッファ用メモリに書き込ま
れたデータの時間変化分を修正する手段とを加えて構成
したのて、これにより書き込み専用、かつ時間とともに
その内容か変化するようなレジスタのトレースおよびデ
バッグを可能にできる。
第１図はこの発明の一実施例であるソフトウェア開発用
エミュレータと開発対象ワンチップマイコンのデバッグ
時のブロック図、第２図は第１図のデバッグ動作モデル
図、第３図は従来のソフトウェア開発用エミュレータと
開発対象ワンチップマイコンのデバッグ時のブロック図
、第４図は第３図のデバッグ動作モデル図である。 図において、（１）はワンチップマイコン、（２）は内
蔵メモリ、（３）はエミュレータ、（４） はエミュレ
ータ制御回路、（５）はエミュレータシステムメモリ、
（６）はエミュレータ１／Ｏ回路、（７）はデバッグバ
ッファ用メモリ、（８）はトレース用メモリを示す。 なお、図中、同一符号は同一、または相当部分を示す。
エミュレータと開発対象ワンチップマイコンのデバッグ
時のブロック図、第２図は第１図のデバッグ動作モデル
図、第３図は従来のソフトウェア開発用エミュレータと
開発対象ワンチップマイコンのデバッグ時のブロック図
、第４図は第３図のデバッグ動作モデル図である。 図において、（１）はワンチップマイコン、（２）は内
蔵メモリ、（３）はエミュレータ、（４） はエミュレ
ータ制御回路、（５）はエミュレータシステムメモリ、
（６）はエミュレータ１／Ｏ回路、（７）はデバッグバ
ッファ用メモリ、（８）はトレース用メモリを示す。 なお、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ワンチップマイコンとこのワンチップマイコンのアドレ
スバス、データバスおよびコントロールバスで接続され
たソフトウェア開発用エミュレータにおいて、 前記エミュレータ内部と前記ワンチップマイコンとの入
出力を制御する手段を有するエミュレータＩ／Ｏ回路と
、 前記ワンチップマイコン内の読み出しあるいはリアルタ
イム読み出しができないメモリおよびレジスタの内容を
格納および記憶する手段を有するデバッグバッファ用メ
モリと、 前記ワンチップマイコンに割込をかけてデバッグおよび
トレースする時に必要なワンチップマイコンの諸状態を
格納および記憶する手段を有するトレース用メモリから
なるエミュレータシステムメモリと、 デバッグ時に前記トレース用メモリからデバッグおよび
トレースに必要なデータを読み込む手段、読み出しある
いはリアルタイム読み出しができないメモリおよびレジ
スタの内容をデバッグバッファ用メモリから読みだす手
段を有するエミュレータ制御回路とを構成要素とし、 前記エミュレータ制御回路、前記エミュレータシステム
メモリおよび前記エミュレータＩ／Ｏ回路がエミュレー
タ内部アドレスバス、データバスおよびコントロールバ
スによって接続されていることを特徴とするソフトウェ
ア開発用エミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324205A JPH04190430A (ja) | 1990-11-26 | 1990-11-26 | ソフトウェア開発用エミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2324205A JPH04190430A (ja) | 1990-11-26 | 1990-11-26 | ソフトウェア開発用エミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04190430A true JPH04190430A (ja) | 1992-07-08 |
Family
ID=18163231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2324205A Pending JPH04190430A (ja) | 1990-11-26 | 1990-11-26 | ソフトウェア開発用エミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04190430A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314215A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | ソフトウェア評価用ツール |
| JPH06348540A (ja) * | 1993-06-11 | 1994-12-22 | Nec Corp | プログラムトレース回路およびプログラムトレース方法 |
| JPH08185336A (ja) * | 1994-12-28 | 1996-07-16 | Hewlett Packard Japan Ltd | マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法 |
| US5892977A (en) * | 1995-08-11 | 1999-04-06 | Kabushiki Kaisha Toshiba | Apparatus and method for read-accessing write-only registers in a DMAC |
| US8806446B2 (en) | 2010-03-22 | 2014-08-12 | Analog Devices, Inc. | Methods and apparatus for debugging programs in shared memory |
| CN109144757A (zh) * | 2017-06-28 | 2019-01-04 | 环达电脑(上海)有限公司 | 具有固件保护功能的主板 |
-
1990
- 1990-11-26 JP JP2324205A patent/JPH04190430A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314215A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | ソフトウェア評価用ツール |
| JPH06348540A (ja) * | 1993-06-11 | 1994-12-22 | Nec Corp | プログラムトレース回路およびプログラムトレース方法 |
| JPH08185336A (ja) * | 1994-12-28 | 1996-07-16 | Hewlett Packard Japan Ltd | マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法 |
| US5892977A (en) * | 1995-08-11 | 1999-04-06 | Kabushiki Kaisha Toshiba | Apparatus and method for read-accessing write-only registers in a DMAC |
| US8806446B2 (en) | 2010-03-22 | 2014-08-12 | Analog Devices, Inc. | Methods and apparatus for debugging programs in shared memory |
| CN109144757A (zh) * | 2017-06-28 | 2019-01-04 | 环达电脑(上海)有限公司 | 具有固件保护功能的主板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04190430A (ja) | ソフトウェア開発用エミュレータ | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH0713806A (ja) | マイクロプロセッサのバストレース装置 | |
| JPS6355091B2 (ja) | ||
| JPH0652013A (ja) | トレース回路 | |
| JP2742306B2 (ja) | エミュレータ | |
| JPH1165884A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
| JPH0250495B2 (ja) | ||
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JP3596730B2 (ja) | メモリ制御装置およびメモリ制御方法 | |
| JPS609294B2 (ja) | 電子計算機におけるトレ−ス方式 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH02310738A (ja) | マイクロプロセッサｉｃ | |
| JPH03266139A (ja) | プログラムデバグ方式 | |
| JPS61190636A (ja) | トレ−ス機能を有する情報処理装置 | |
| JPS6117023B2 (ja) | ||
| JPS62239242A (ja) | デバツク装置 | |
| JPS6170644A (ja) | プログラムデバク方式 | |
| JPH1165875A (ja) | インサーキットエミュレータ | |
| JPH02109146A (ja) | プログラムデバツグ装置 | |
| JPH04242871A (ja) | データフロー計算機のライトモジュール | |
| JPH0588935A (ja) | タスクトレース方法 | |
| JPS63170752A (ja) | トレ−ス回路 |