JPS6048549A - マイクロプロセッサの状態表示回路 - Google Patents
マイクロプロセッサの状態表示回路Info
- Publication number
- JPS6048549A JPS6048549A JP58155421A JP15542183A JPS6048549A JP S6048549 A JPS6048549 A JP S6048549A JP 58155421 A JP58155421 A JP 58155421A JP 15542183 A JP15542183 A JP 15542183A JP S6048549 A JPS6048549 A JP S6048549A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- circuit
- signal
- stopped
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明はマイクロプロセッサにより制御されて動作する
装置に係り、特に前記マイクロプロセッサの走行状態を
簡易な回路により検出し、装置外部より＠認出来る表示
手段に表示するマイクロプロセッサの状態表不回路に関
する。
装置に係り、特に前記マイクロプロセッサの走行状態を
簡易な回路により検出し、装置外部より＠認出来る表示
手段に表示するマイクロプロセッサの状態表不回路に関
する。
（ｂ）従来技術と問題点
従来、マイクロプロセッサにより制御されて動作する装
置、例えば磁気ディスク制御装置の如き装置に於いて、
該マイクロプロセツサが装置を運用中に装置内で発生し
たエラー情報や初期診１ｖ１等の状態を状態表示管等に
表ンバする手段を備えた装置がある。このような装置は
初期診ｋｌ、ｌｉでエラーが発生したような場合マイク
ロプログラムの指示によりマイクロプロセッサを停止さ
せることがある。
置、例えば磁気ディスク制御装置の如き装置に於いて、
該マイクロプロセツサが装置を運用中に装置内で発生し
たエラー情報や初期診１ｖ１等の状態を状態表示管等に
表ンバする手段を備えた装置がある。このような装置は
初期診ｋｌ、ｌｉでエラーが発生したような場合マイク
ロプログラムの指示によりマイクロプロセッサを停止さ
せることがある。
又マイクロプロセッサ以外のハードウェアからの停止信
号によりマイクロブロセ・ノサを停止させることがある
。しかし前記表示手段ではマイクｌ：Ｊプロセッサ自身
が動いているのか、マイクロプロセッサが自らマイクロ
プログラムの停止命令を実１゛■して止まったか或いは
装置δを構成するノ＼−ドウエアから止められた状態に
あるのかは確認しに（い。
号によりマイクロブロセ・ノサを停止させることがある
。しかし前記表示手段ではマイクｌ：Ｊプロセッサ自身
が動いているのか、マイクロプロセッサが自らマイクロ
プログラムの停止命令を実１゛■して止まったか或いは
装置δを構成するノ＼−ドウエアから止められた状態に
あるのかは確認しに（い。
仮に自ら停止命令を執行して停止する場合はマイクロプ
ロセッサ自身が表示内容を変化さゼることで、表示する
ことはｉ＝Ｊ能であるが、プＩ」グラムが認識する必要
があり、ハードウェアから市められた場合は表示内容の
変更ば不可能である。従ゲてマイクロプロセッサが動作
しているか、停止しているならばその原因はどちらにあ
るのか判別出来ず、装置の保守性を低下させるという欠
点がある。
ロセッサ自身が表示内容を変化さゼることで、表示する
ことはｉ＝Ｊ能であるが、プＩ」グラムが認識する必要
があり、ハードウェアから市められた場合は表示内容の
変更ば不可能である。従ゲてマイクロプロセッサが動作
しているか、停止しているならばその原因はどちらにあ
るのか判別出来ず、装置の保守性を低下させるという欠
点がある。
（Ｃ）発明の目的
本発明の目的は上記欠点を除く為、簡甲な回路を追加す
ることにより、マイクロプロセッサの内部状態を表示す
る信号を送出する端子を持たぬ一般的なワンチップマイ
クロプロセッサの走行状態を装置外部から確認し得るプ
ロセツサの状態表示回路を提供することにある。
ることにより、マイクロプロセッサの内部状態を表示す
る信号を送出する端子を持たぬ一般的なワンチップマイ
クロプロセッサの走行状態を装置外部から確認し得るプ
ロセツサの状態表示回路を提供することにある。
（ｄ）発明の構成
本発明の構成はマイクロプロセッサにより制御され、装
置の状態を表示する手段を備えた装置に於いて、前記マ
イクロプロセッサが動作中か、マイクロプログラムの命
令で停止しζいるか又は装置を構成するハードウェアか
らの指示で停止しているかを判別する回路を設け、前記
表示手段に前記マイクロプロセッサの状態を表示するよ
うにしたものである。
置の状態を表示する手段を備えた装置に於いて、前記マ
イクロプロセッサが動作中か、マイクロプログラムの命
令で停止しζいるか又は装置を構成するハードウェアか
らの指示で停止しているかを判別する回路を設け、前記
表示手段に前記マイクロプロセッサの状態を表示するよ
うにしたものである。
（ｅ）発明の実施例
本発明はマイクロプロセッサの停止要求信号及び停止状
態信号により、マイクロプロセッサが動作状態にあるか
、ハードウェアからの信号により停止状態にあるか、又
はマイクロブｌ」ダラムの命令により停止状態にあるか
を解読し、状態表示管の特定ビットをオン又はオフする
ことをｆｉｉ’＋ ＠な回路によって実現したものであ
る。
態信号により、マイクロプロセッサが動作状態にあるか
、ハードウェアからの信号により停止状態にあるか、又
はマイクロブｌ」ダラムの命令により停止状態にあるか
を解読し、状態表示管の特定ビットをオン又はオフする
ことをｆｉｉ’＋ ＠な回路によって実現したものであ
る。
第１図は本発明の一実施例を示す回路のブロック図であ
る。マイクロプロセッサ１は８ビツト又は１６ビソトの
ワンチップマイクロプロセッサで、一般的には外部より
走行を停止させる信号が入る入力端子と、該停止信号に
より停止した状態又はマイクロプロセッサ１の内部で停
止Ｉ：命令を実行して停止した状態を表す出力端子が設
けられている。
る。マイクロプロセッサ１は８ビツト又は１６ビソトの
ワンチップマイクロプロセッサで、一般的には外部より
走行を停止させる信号が入る入力端子と、該停止信号に
より停止した状態又はマイクロプロセッサ１の内部で停
止Ｉ：命令を実行して停止した状態を表す出力端子が設
けられている。
マイクロプロセッサ１はデータバス２を経てレジスタ３
に装置運用中のエラー情報や初期診断等の情報を格納し
、状態表示管４に前記情報を数字及び／又はアルファへ
７ｊ〜に変換して表示する。
に装置運用中のエラー情報や初期診断等の情報を格納し
、状態表示管４に前記情報を数字及び／又はアルファへ
７ｊ〜に変換して表示する。
端子Ａよりマイクロプロセッサ］を停止させる信号が入
り、マイクロプロセッサ１の走行を停止させると、該停
止信号７とマイクロプロセツサ１の停止状態を表す信号
６が判別回路５に入る。第２図は判別回路５の詳細回路
図である。信号７はＮ ＯＴ ＩＬＪＪ路１１とＡＮＤ
回路１４に入る。初期状態ではＯＲ回路１５の出力８は
“０”であり、従ってＮＯＴ回路１３の出力ば“］”で
あるからＡＮＤ回路１４の出力９は” １ ”となる。
り、マイクロプロセッサ１の走行を停止させると、該停
止信号７とマイクロプロセツサ１の停止状態を表す信号
６が判別回路５に入る。第２図は判別回路５の詳細回路
図である。信号７はＮ ＯＴ ＩＬＪＪ路１１とＡＮＤ
回路１４に入る。初期状態ではＯＲ回路１５の出力８は
“０”であり、従ってＮＯＴ回路１３の出力ば“］”で
あるからＡＮＤ回路１４の出力９は” １ ”となる。
続いて信号６がＡＮＤ回路１０と１２に入る。この時Ｎ
○Ｔ回路１１の出力は” ｏ ” （７）為、ＡＮＤ回
路１０の出力は“０”のままである。又ΔＮＤ回路１２
の出力も“０”のままである。従ってＯＲ回路１５の出
力８は“′０°゛のままである。マイクロプロセッサ１
が端子へからの信号７によらず、内部の（ギ止命令を実
行して停止すると信号６が送出される。この場合錦号７
は存在しないため、Ｎ Ｏ”Ｆ回路１１の出力は“１゛
であるからＡＮＤ回路１０の出力は“ｌ”となり、ＯＲ
回路１５の出力８ば“１°′となる。従ってＡＮＤ回路
１２の出力も“１”となる。従ってこの時端子Ａから信
号７が入って、ＮＯＴ回路１１の出力が“０″となって
へＮＤ回路１０の出力が“０”になっても、信号６がリ
セツトされるまでＯＲ回路１５の出力８を“１”に保持
し続ける。又ＮＯＴ回路１３の出力を０”に保持しＡＮ
Ｄ回１／＆１４の出力９を“０″のままとする。従って
判別回路５は外部からの停止信号でマイクＩ′Ｊブ１′
Ｊセソザ１が停止ヒしたか、内部の命令で停止したかの
判別信号を送出するごととなる。
○Ｔ回路１１の出力は” ｏ ” （７）為、ＡＮＤ回
路１０の出力は“０”のままである。又ΔＮＤ回路１２
の出力も“０”のままである。従ってＯＲ回路１５の出
力８は“′０°゛のままである。マイクロプロセッサ１
が端子へからの信号７によらず、内部の（ギ止命令を実
行して停止すると信号６が送出される。この場合錦号７
は存在しないため、Ｎ Ｏ”Ｆ回路１１の出力は“１゛
であるからＡＮＤ回路１０の出力は“ｌ”となり、ＯＲ
回路１５の出力８ば“１°′となる。従ってＡＮＤ回路
１２の出力も“１”となる。従ってこの時端子Ａから信
号７が入って、ＮＯＴ回路１１の出力が“０″となって
へＮＤ回路１０の出力が“０”になっても、信号６がリ
セツトされるまでＯＲ回路１５の出力８を“１”に保持
し続ける。又ＮＯＴ回路１３の出力を０”に保持しＡＮ
Ｄ回１／＆１４の出力９を“０″のままとする。従って
判別回路５は外部からの停止信号でマイクＩ′Ｊブ１′
Ｊセソザ１が停止ヒしたか、内部の命令で停止したかの
判別信号を送出するごととなる。
判別回路５の出力８及び９は状態表河く管４の特定部分
を点灯するようにする。例えば８ビツトで二つのキャラ
クタ“００”〜“Ｆ Ｉ””を表示する場合、８を最上
位ヒント、９を第２ビットに割付けてマイクロプロセッ
サ１かレジスタ３を経て表示する場合、前記２ビツトを
セットしないようにすれば状態表示が“８０゛以上を小
した場合、外部のハードウェアからの指７１＜による停
止を表し、“４０″〜” ７ Ｆ ”までは内部のマイ
クロプログラム命令による停止を表すこととなる。そし
て表示の範囲は停止原因等を表す。該表示はマイクロプ
ロセッサ１の信号らがリセツトされるまで、即ぢマイク
ロプロセツサ１の再実行が開始されるまで保持される。
を点灯するようにする。例えば８ビツトで二つのキャラ
クタ“００”〜“Ｆ Ｉ””を表示する場合、８を最上
位ヒント、９を第２ビットに割付けてマイクロプロセッ
サ１かレジスタ３を経て表示する場合、前記２ビツトを
セットしないようにすれば状態表示が“８０゛以上を小
した場合、外部のハードウェアからの指７１＜による停
止を表し、“４０″〜” ７ Ｆ ”までは内部のマイ
クロプログラム命令による停止を表すこととなる。そし
て表示の範囲は停止原因等を表す。該表示はマイクロプ
ロセッサ１の信号らがリセツトされるまで、即ぢマイク
ロプロセツサ１の再実行が開始されるまで保持される。
又前記特定部分が点灯していない時はマイクロプロセツ
サが動作中であることを示す。
サが動作中であることを示す。
（ｆ）発明の効果
以」二説明した如く、本発明はマイクロプロセツサの内
部状態を表示する端子を持たぬワンチソプマイクロプロ
セソザの動作状態と停止原因がマイクロプログラムの指
７Ｊ＜によるものか、装置を構成するハードウェアの指
示によるものかを表示することが出来る為、装置の保守
性を向上させることが可能である。
部状態を表示する端子を持たぬワンチソプマイクロプロ
セソザの動作状態と停止原因がマイクロプログラムの指
７Ｊ＜によるものか、装置を構成するハードウェアの指
示によるものかを表示することが出来る為、装置の保守
性を向上させることが可能である。
第１図は本発明の一実施例を示す回路のブロック図、第
２図は第１図の判別回路の詳細回１１８図である。 ■はマイクロプロセツサ、２ばデータバス、３はレジス
タ、４は状態表ｉＪ”ｙ管、５は判別回路、ｌＯ，１２
，１４はＡＮＤ回路、１１．１３はＮ。 Ｔ回路、１５はＯＲ回路である。
２図は第１図の判別回路の詳細回１１８図である。 ■はマイクロプロセツサ、２ばデータバス、３はレジス
タ、４は状態表ｉＪ”ｙ管、５は判別回路、ｌＯ，１２
，１４はＡＮＤ回路、１１．１３はＮ。 Ｔ回路、１５はＯＲ回路である。
Claims (1)
- マイクロプロセッサにより制御され、装置の状態を表示
する手段を備えた装置に於いて、前記マイクロプロセッ
サが動作中か、マイクロプログラムの命令で停止してい
るか又は装置を構成するハードウェアからの指示で停止
しているかを判別する回１２δを設け、前記表乃く手段
に前記マイクロプロセッサの状態を表示することを特徴
とするマイクロプロセッサの状態表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58155421A JPS6048549A (ja) | 1983-08-25 | 1983-08-25 | マイクロプロセッサの状態表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58155421A JPS6048549A (ja) | 1983-08-25 | 1983-08-25 | マイクロプロセッサの状態表示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6048549A true JPS6048549A (ja) | 1985-03-16 |
Family
ID=15605629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58155421A Pending JPS6048549A (ja) | 1983-08-25 | 1983-08-25 | マイクロプロセッサの状態表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6048549A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01230095A (ja) * | 1988-03-10 | 1989-09-13 | Oki Electric Ind Co Ltd | セグメント式表示装置 |
-
1983
- 1983-08-25 JP JP58155421A patent/JPS6048549A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01230095A (ja) * | 1988-03-10 | 1989-09-13 | Oki Electric Ind Co Ltd | セグメント式表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6112298B2 (ja) | ||
| JPS6048549A (ja) | マイクロプロセッサの状態表示回路 | |
| JPS592056B2 (ja) | マイクロコンピユ−タノ プログラムカウンタヒヨウジホウシキ | |
| JPS62162110A (ja) | 制御装置の自己診断装置 | |
| JPS60147858A (ja) | 動作中のメモリ内容読出し方式 | |
| JPS5812034A (ja) | 情報処理装置 | |
| JPS62214974A (ja) | プリンタ装置 | |
| JPS6037936B2 (ja) | 監視装置 | |
| JPS5999506A (ja) | シ−ケンサの演算方式 | |
| JPS596202U (ja) | シ−ケンス制御装置 | |
| JPS59144246A (ja) | デ−タ受信制御方式 | |
| JPS5880743A (ja) | マイクロプロセツサ用フエツチ予告装置 | |
| JPH01201695A (ja) | Ｃｒｔ表示方式 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH01253043A (ja) | 入出力制御装置 | |
| JPS6213703B2 (ja) | ||
| JPH04262475A (ja) | ファジィ演算回路を内蔵したマイクロコンピュータ | |
| JPH02190943A (ja) | 擬似障害発生装置 | |
| JPS60120445A (ja) | 命令フエッチ・チエック回路 | |
| JPH01276251A (ja) | ファイルアクセス装置 | |
| JPH04181332A (ja) | 制御装置チェック回路 | |
| JPH05119895A (ja) | スイツチ設定の診断方式 | |
| JPH0290332A (ja) | データ処理装置 | |
| JPS63201734A (ja) | デ−タ処理装置試験方式 | |
| JPH01253044A (ja) | 入出力制御装置 |