JPH02190943A - 擬似障害発生装置 - Google Patents
擬似障害発生装置Info
- Publication number
- JPH02190943A JPH02190943A JP1010781A JP1078189A JPH02190943A JP H02190943 A JPH02190943 A JP H02190943A JP 1010781 A JP1010781 A JP 1010781A JP 1078189 A JP1078189 A JP 1078189A JP H02190943 A JPH02190943 A JP H02190943A
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- fault
- register
- address
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＲＡＳ機能を有するデータ処理装置において
ＲＡＳ機能の正当性を確認するための擬似障害発生箇所
に関する。
ＲＡＳ機能の正当性を確認するための擬似障害発生箇所
に関する。
従来、ＲＡＳ機能を有するデータ処理装置、すなわち障
害が生じても停止せず処理を続行するように設計された
データ処理装置において、このＲＡＳ機能の正当性を確
認する場合は、データ処理装置の回路をクランプするな
ど、人為的にこのデータ処理装置のハードウェアに対し
て障害を発生させてＲＡＳ機能の正当性を確認するとい
う方法をとっていた。
害が生じても停止せず処理を続行するように設計された
データ処理装置において、このＲＡＳ機能の正当性を確
認する場合は、データ処理装置の回路をクランプするな
ど、人為的にこのデータ処理装置のハードウェアに対し
て障害を発生させてＲＡＳ機能の正当性を確認するとい
う方法をとっていた。
しかし、上述したような人為的に障害を発生させる方法
では、障害発生のタイミングをデータ処理装置の動作に
関連づけて意図的に選択することが困難であった０また
、近年データ処理装置の回路の集積度は飛躍的に高くな
っているため、その回路に対して人為的に障害を発生さ
せること自体が不可能になっている。
では、障害発生のタイミングをデータ処理装置の動作に
関連づけて意図的に選択することが困難であった０また
、近年データ処理装置の回路の集積度は飛躍的に高くな
っているため、その回路に対して人為的に障害を発生さ
せること自体が不可能になっている。
この発明の擬似障害発生装置は次の各手段を有している
。
。
（ａ） 擬似障害発生箇所を示す擬似障害コードが設
定される擬似障害コードレジスタ、 Φ）任意の初期値が設定され、自らのカウント動作によ
ってカウント値が所定値になったとき、出力指示信号を
出力するカウンタ、 （ｃ） 擬似障害コードレジスタから入力する擬似障
害コードをデコードして出力指示信号に従ってデコード
信号を出力するデコーダ、 （ｄ） 出力指示信号の出力を有効および無効にする
手段。
定される擬似障害コードレジスタ、 Φ）任意の初期値が設定され、自らのカウント動作によ
ってカウント値が所定値になったとき、出力指示信号を
出力するカウンタ、 （ｃ） 擬似障害コードレジスタから入力する擬似障
害コードをデコードして出力指示信号に従ってデコード
信号を出力するデコーダ、 （ｄ） 出力指示信号の出力を有効および無効にする
手段。
また、この発明の擬似障害発生装置は上記の擬似障害コ
ードレジスタおよびデコーダに加えて次の各手段を有し
ている。
ードレジスタおよびデコーダに加えて次の各手段を有し
ている。
（ｅ） 任意のアドレスが設定される擬似障害発生ア
ドレスレジスタ、 （ｆ） プログラムの実行に従って読み出されるアド
レスが設定される被擬似障害発生アドレスレジスタ、 倹）擬似障害発生アドレスレジスタのアドレスと被擬似
障害発生アドレスレジスタのアドレスとを比較して一致
した場合に出力指示信号を出力する比較回路、 （ｈ） 出力指示信号の出力を有効および無効にする
手段。
ドレスレジスタ、 （ｆ） プログラムの実行に従って読み出されるアド
レスが設定される被擬似障害発生アドレスレジスタ、 倹）擬似障害発生アドレスレジスタのアドレスと被擬似
障害発生アドレスレジスタのアドレスとを比較して一致
した場合に出力指示信号を出力する比較回路、 （ｈ） 出力指示信号の出力を有効および無効にする
手段。
この発明ではカウンタの初期値が任意の値に設定される
ことＫよって、このカウンタがカウントアツプ動作を開
始してからオーバーフローするまでの時間が任意に設定
されるので、擬似障害が発生するタイミングは任意に設
定される。
ことＫよって、このカウンタがカウントアツプ動作を開
始してからオーバーフローするまでの時間が任意に設定
されるので、擬似障害が発生するタイミングは任意に設
定される。
また、この発明では擬似障害発生アドレスレジスタにマ
イクロプログラムのアドレスが任意に設定されることに
よって、擬似障害が発生するアドレスは任意に設定され
る。
イクロプログラムのアドレスが任意に設定されることに
よって、擬似障害が発生するアドレスは任意に設定され
る。
次に、この発明について図面を参照して説明する０
第１図はこの発明の一実施例を示すブロック図である。
１はＲＡＳ機能を有するデータ処理装置、２はこのデー
タ処理装置１内の擬似障害モードレジスタ３および擬似
障害コードレジスタ５を設定する診断制御装置である。
タ処理装置１内の擬似障害モードレジスタ３および擬似
障害コードレジスタ５を設定する診断制御装置である。
この診断制御装置２は発生した障害に応じてデータ処理
装置１の各種障害処理、すなわち、リトライ処理、デグ
レード処理、システムチエツク処理、およびプロセッサ
チエツク処理などを実行する。擬似障害モードレジスタ
３は診断制御装置２によって禎似障害を発生させるか否
かを示すモードが設定される。４は擬似障害モードレジ
スタ３が擬似障害を発生させるモードになったことを認
識すると、カウントアツプ動作を開始するカウンタであ
シ、このカウンタ４の初期値は診断制御装置２によって
設定されるようになっている。擬似障害コードレジスタ
５は、診断制御装置２によって擬似障害コード、すなわ
ち擬似障害を発生させる箇所を示すコードが設定される
。
装置１の各種障害処理、すなわち、リトライ処理、デグ
レード処理、システムチエツク処理、およびプロセッサ
チエツク処理などを実行する。擬似障害モードレジスタ
３は診断制御装置２によって禎似障害を発生させるか否
かを示すモードが設定される。４は擬似障害モードレジ
スタ３が擬似障害を発生させるモードになったことを認
識すると、カウントアツプ動作を開始するカウンタであ
シ、このカウンタ４の初期値は診断制御装置２によって
設定されるようになっている。擬似障害コードレジスタ
５は、診断制御装置２によって擬似障害コード、すなわ
ち擬似障害を発生させる箇所を示すコードが設定される
。
６は擬似障害コードレジスタ５から受は取った擬似障害
コードをデコードするデコーダである。Ａ１〜ＡＮはデ
ータ処理装置１内に設けられて障害の発生を検出する障
害検出回路であり、障害を検出すると障害検出信号を出
力する。Ｂ１〜ＢＮはこの障害検出信号を受は取った場
合およびデコーダ６からデコード信号を受は取った場合
、障害発生状態に設定されろ障害インジケータである。
コードをデコードするデコーダである。Ａ１〜ＡＮはデ
ータ処理装置１内に設けられて障害の発生を検出する障
害検出回路であり、障害を検出すると障害検出信号を出
力する。Ｂ１〜ＢＮはこの障害検出信号を受は取った場
合およびデコーダ６からデコード信号を受は取った場合
、障害発生状態に設定されろ障害インジケータである。
この障害インジケータＢｌ−ＢＮは障害発生状態に設定
されると、ＬＥＤを点灯させる表どの可視的な方法で障
害が発生したことを示す。
されると、ＬＥＤを点灯させる表どの可視的な方法で障
害が発生したことを示す。
以上のような構成において、通常の障害処理動作および
擬似障害発生動作についてそれぞれ説明する。
擬似障害発生動作についてそれぞれ説明する。
まず通常の障害処理動作について説明する。データ処理
装置１内に設けられている障害検出回路Ａ１〜ＡＮが障
害を検出して障害検出信号を出力すると、その障害検出
信号を受は取った。すなわち障害検出箇所に対応した障
害インジケータＢ１〜ＢＮが障害発生状態に設定されて
ＬＥＤなどが点灯する。診断制御装置２は図示しない手
段によってこの障害インジケータＢ１〜ＢＮの設定状況
を読み取シ、この読み取った状況に応じてデータ処理装
置１の各種障害処理を実行する。
装置１内に設けられている障害検出回路Ａ１〜ＡＮが障
害を検出して障害検出信号を出力すると、その障害検出
信号を受は取った。すなわち障害検出箇所に対応した障
害インジケータＢ１〜ＢＮが障害発生状態に設定されて
ＬＥＤなどが点灯する。診断制御装置２は図示しない手
段によってこの障害インジケータＢ１〜ＢＮの設定状況
を読み取シ、この読み取った状況に応じてデータ処理装
置１の各種障害処理を実行する。
次に擬似障害発生動作について説明する。データ処理装
置１が通常の処理動作を行っているとき、診断制御装置
２は、擬似障害を発生させる箇所を示す擬似障害コード
を擬似障害コードレジスタ５に設定する。この擬似障害
コードレジスタ５に設定された擬似障害コードはデコー
ダ６によってデコードされるが、この時点ではまだ出力
されない。
置１が通常の処理動作を行っているとき、診断制御装置
２は、擬似障害を発生させる箇所を示す擬似障害コード
を擬似障害コードレジスタ５に設定する。この擬似障害
コードレジスタ５に設定された擬似障害コードはデコー
ダ６によってデコードされるが、この時点ではまだ出力
されない。
診断制御装置２が擬似障害モードレジスタ３を擬似障害
を発生させるモードに設定すると、カウンタ４はカウン
トアツプ動作を開始し、所定時間の徒オーバーフローす
ると、デコーダ６に出力指示信号を出力する０デコーダ
６は出力指示信号を入力すると、デコード信号を障害イ
ンジケータＢ１〜ＢＮに出力する。デコード信号を入力
した障害インジケータＢ１〜ＢＮは、このデコード信号
に従って障害発生状態に設定され、ＬＥＤなどが点灯す
る０ 上述したように、診断制御装置２によってカウンタ４の
初期値を任意の値に設定することによって、カウンタ４
がカウントアツプ動作を開始してからオーバーフローす
るまでの時間を任意に変えることができる。すなわち、
任意のタイミングで擬似障害を発生させることができる
０ 第２図はこの発明の他の実施例を示すブロック図であシ
、第１図と同一符号は相当する部分を示し、その説明は
省略する。
を発生させるモードに設定すると、カウンタ４はカウン
トアツプ動作を開始し、所定時間の徒オーバーフローす
ると、デコーダ６に出力指示信号を出力する０デコーダ
６は出力指示信号を入力すると、デコード信号を障害イ
ンジケータＢ１〜ＢＮに出力する。デコード信号を入力
した障害インジケータＢ１〜ＢＮは、このデコード信号
に従って障害発生状態に設定され、ＬＥＤなどが点灯す
る０ 上述したように、診断制御装置２によってカウンタ４の
初期値を任意の値に設定することによって、カウンタ４
がカウントアツプ動作を開始してからオーバーフローす
るまでの時間を任意に変えることができる。すなわち、
任意のタイミングで擬似障害を発生させることができる
０ 第２図はこの発明の他の実施例を示すブロック図であシ
、第１図と同一符号は相当する部分を示し、その説明は
省略する。
７はデータ処理装置１におけるマイクロプログラム制御
用の制御メモリであシ、現在実行中のマイクロプログラ
ムのアドレスがこの制御メモリ７かも被擬似障害発生ア
ドレスレジスタ８に送出されて設定されるようになって
いる。９は擬似障害を発生させようとするマイクロプロ
グラムのアドレスが診断制御装置２によって設定される
擬似障害発生アドレスレジスタである。１０は被擬似障
害発生アドレスレジスタ８の値と擬似障害発生アドレス
レジスタ９の値とを比較して一致したとき出力指示信号
を駒ゲート１１に出力する比較回路である。
用の制御メモリであシ、現在実行中のマイクロプログラ
ムのアドレスがこの制御メモリ７かも被擬似障害発生ア
ドレスレジスタ８に送出されて設定されるようになって
いる。９は擬似障害を発生させようとするマイクロプロ
グラムのアドレスが診断制御装置２によって設定される
擬似障害発生アドレスレジスタである。１０は被擬似障
害発生アドレスレジスタ８の値と擬似障害発生アドレス
レジスタ９の値とを比較して一致したとき出力指示信号
を駒ゲート１１に出力する比較回路である。
以上のような構成において通常の障害処理動作拡第１図
の場合と同じため、その説明を省略し、擬似障害発生動
作についてのみ説明する。
の場合と同じため、その説明を省略し、擬似障害発生動
作についてのみ説明する。
データ処理装置１が通常の処理動作を行っているとき、
診断制御装置２拡、擬似障害を発生させる箇所を示す擬
似障害コードを擬似障害フードレジスタ５に設定する。
診断制御装置２拡、擬似障害を発生させる箇所を示す擬
似障害コードを擬似障害フードレジスタ５に設定する。
この擬似障害コードレジスタ５に設定された擬似障害コ
ードはデコーダ６によってデコードされるが、この時点
ではまだ出力されない。次に診断制御装置２は擬似障害
モードレジスタ３を擬似障害を発生させるモードに設定
しその出力をｒＨＪにする。さらに、診断制御装置２は
擬似障害発生アドレスレジスタ９に擬似障害を発生させ
ようとするマイクロプログラムのアドレスを設定する。
ードはデコーダ６によってデコードされるが、この時点
ではまだ出力されない。次に診断制御装置２は擬似障害
モードレジスタ３を擬似障害を発生させるモードに設定
しその出力をｒＨＪにする。さらに、診断制御装置２は
擬似障害発生アドレスレジスタ９に擬似障害を発生させ
ようとするマイクロプログラムのアドレスを設定する。
比較回路１０は、制御メモリ７から被擬似障害発生アド
レスレジスタ８を介して入力する現在実行中のマイクロ
プログラムのアドレスと、擬似障害発生アドレスレジス
タ９に設定されている擬似障害を発生させようとするア
ドレスと比較し、両者のアドレスが一致したとき、ＡＮ
Ｄゲート１１に出力指示信号を出力する。このとき、擬
似障害モードレジスタ３の出力はすでにｒＨＪになって
いるため、出力指示信号はグー目１からデコーダ５に入
力する。デコーダ６はこの出力指示信号を入力すると、
デコード信号を有効にしてこのデコード信号を障害イン
ジケータＢ１〜ＢＮに出力する。このデコード信号を入
力した障害インジケータＢ１〜ＢＮは、このデコード信
号に従って障害発生状態に設定されてＬＥＤなどが点灯
する。
レスレジスタ８を介して入力する現在実行中のマイクロ
プログラムのアドレスと、擬似障害発生アドレスレジス
タ９に設定されている擬似障害を発生させようとするア
ドレスと比較し、両者のアドレスが一致したとき、ＡＮ
Ｄゲート１１に出力指示信号を出力する。このとき、擬
似障害モードレジスタ３の出力はすでにｒＨＪになって
いるため、出力指示信号はグー目１からデコーダ５に入
力する。デコーダ６はこの出力指示信号を入力すると、
デコード信号を有効にしてこのデコード信号を障害イン
ジケータＢ１〜ＢＮに出力する。このデコード信号を入
力した障害インジケータＢ１〜ＢＮは、このデコード信
号に従って障害発生状態に設定されてＬＥＤなどが点灯
する。
上述し丸ように、診断制御装置２によって擬似障害発生
アドレスレジスタ９にマイクロプログラムのアドレスを
任意に設定することによって、設定した任意のアドレス
で擬似障害を発生させることができる。
アドレスレジスタ９にマイクロプログラムのアドレスを
任意に設定することによって、設定した任意のアドレス
で擬似障害を発生させることができる。
なお、上述の実施例ではマイクロプログラム制御用の制
御メモリＴのアドレスを使用したが、この発明はこれに
限定されるものではなく、メモリアクセス用のメモリア
ドレスレジスタなどに設定される各種のアドレスを使用
してもよい。
御メモリＴのアドレスを使用したが、この発明はこれに
限定されるものではなく、メモリアクセス用のメモリア
ドレスレジスタなどに設定される各種のアドレスを使用
してもよい。
以上説明したようにこの発明によれば、擬似障害を発生
させるデコード信号を任意の箇所に任意のタイミングで
出力することによって、データ処理装置内の任意の箇所
に任意のタイミングで擬似障害を発生させることが可能
であるため、ＲＡＳ機能の正当性評価を容易に行うこと
が可能となる。
させるデコード信号を任意の箇所に任意のタイミングで
出力することによって、データ処理装置内の任意の箇所
に任意のタイミングで擬似障害を発生させることが可能
であるため、ＲＡＳ機能の正当性評価を容易に行うこと
が可能となる。
また、この発明によれば、擬似障害を発生させるデコー
ド信号を任意の箇所に任意のアドレスが読み出されるタ
イミングで出力することによって、データ処理装置内の
任意の箇所に任意のアドレスが読み出されたタイミング
で擬似障害を発生させることが可能であるため、ＲＡＳ
機能の正当性評価を容易に行うことが可能となる。
ド信号を任意の箇所に任意のアドレスが読み出されるタ
イミングで出力することによって、データ処理装置内の
任意の箇所に任意のアドレスが読み出されたタイミング
で擬似障害を発生させることが可能であるため、ＲＡＳ
機能の正当性評価を容易に行うことが可能となる。
第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の他の実施例を示すブロック図である。 ３・・・・擬似障害モードレジスタ、４・φ・ｅカウン
タ、５・・・・擬似障害コードレジスタ、６・・・・デ
コーダ、８・・・・被擬似障害発生アドレスレジスタ、
９・・・・擬似障害発生アドレスレジスタ、１０・・・
・比較回路、１１・・φ ・ＡＮＤゲート。 第１囚
はこの発明の他の実施例を示すブロック図である。 ３・・・・擬似障害モードレジスタ、４・φ・ｅカウン
タ、５・・・・擬似障害コードレジスタ、６・・・・デ
コーダ、８・・・・被擬似障害発生アドレスレジスタ、
９・・・・擬似障害発生アドレスレジスタ、１０・・・
・比較回路、１１・・φ ・ＡＮＤゲート。 第１囚
Claims (2)
- （１）擬似障害発生箇所を示す擬似障害コードが設定さ
れる擬似障害コードレジスタと、 任意の初期値が設定され、自らのカウント動作によつて
カウント値が所定値になつたとき、出力指示信号を出力
するカウンタと、 前記擬似障害コードレジスタから入力する擬似障害コー
ドをデコードして前記出力指示信号に従つてデコード信
号を出力するデコーダと、前記出力指示信号の出力を有
効および無効にする手段と を有することを特徴とする擬似障害発生装置。 - （２）擬似障害発生箇所を示す擬似障害コードが設定さ
れる擬似障害コードレジスタと、 任意のアドレスが設定される擬似障害発生アドレスレジ
スタと、 プログラムの実行に従つて読み出されるアドレスが設定
される被擬似障害発生アドレスレジスタと、 前記擬似障害発生アドレスレジスタのアドレスと被擬似
障害発生アドレスレジスタのアドレスとを比較して一致
した場合に出力指示信号を出力する比較回路と、 前記擬似障害コードレジスタから入力する擬似障害コー
ドをデコードして前記出力指示信号に従つてデコード信
号を出力するデコーダと、前記出力指示信号の出力を有
効および無効にする手段と を有することを特徴とする擬似障害発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1010781A JPH02190943A (ja) | 1989-01-19 | 1989-01-19 | 擬似障害発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1010781A JPH02190943A (ja) | 1989-01-19 | 1989-01-19 | 擬似障害発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02190943A true JPH02190943A (ja) | 1990-07-26 |
Family
ID=11759879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1010781A Pending JPH02190943A (ja) | 1989-01-19 | 1989-01-19 | 擬似障害発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02190943A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492001A (en) * | 1994-01-18 | 1996-02-20 | Kabushiki Kaisha Yutaka Giken | Method and apparatus for working burred portion of workpiece |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100942A (ja) * | 1973-12-03 | 1975-08-11 | ||
| JPS5935244A (ja) * | 1982-08-20 | 1984-02-25 | Nec Corp | 擬似障害発生装置 |
| JPS60239837A (ja) * | 1984-05-15 | 1985-11-28 | Nec Corp | 擬似障害発生装置 |
-
1989
- 1989-01-19 JP JP1010781A patent/JPH02190943A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50100942A (ja) * | 1973-12-03 | 1975-08-11 | ||
| JPS5935244A (ja) * | 1982-08-20 | 1984-02-25 | Nec Corp | 擬似障害発生装置 |
| JPS60239837A (ja) * | 1984-05-15 | 1985-11-28 | Nec Corp | 擬似障害発生装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492001A (en) * | 1994-01-18 | 1996-02-20 | Kabushiki Kaisha Yutaka Giken | Method and apparatus for working burred portion of workpiece |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717851A (en) | Breakpoint detection circuit in a data processor and method therefor | |
| US5987585A (en) | One-chip microprocessor with error detection on the chip | |
| JPH02190943A (ja) | 擬似障害発生装置 | |
| US5761482A (en) | Emulation apparatus | |
| KR940001268B1 (ko) | 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 | |
| KR100239438B1 (ko) | 오동작 방지 기능을 갖는 중앙 처리 장치 | |
| EP0525672A2 (en) | Microprocessor with program tracing | |
| JPH0287239A (ja) | マイクロプログラム処理装置 | |
| JP2658342B2 (ja) | データ処理装置 | |
| KR910006027Y1 (ko) | 시스템 다운 방지회로 | |
| JPS6158051A (ja) | 擬似故障発生方式 | |
| JPH03209523A (ja) | 命令データエラー検出方式 | |
| JPH03259353A (ja) | アクノリッジ監視回路 | |
| JPH04109340A (ja) | 擬似障害発生回路 | |
| JPH02183346A (ja) | 擬障発生方式 | |
| JPH03186937A (ja) | Ｃｐｕバスデータ診断装置 | |
| JPS6083149A (ja) | コンピユ−タ | |
| JPS62214440A (ja) | 未定義命令監視方式 | |
| JPH0290332A (ja) | データ処理装置 | |
| JPH02300944A (ja) | 暴走検出回路 | |
| JPH0340039A (ja) | ファームウェア診断装置 | |
| JPH02292650A (ja) | Ｒｏｍ誤実装検出方式 | |
| JPH03184133A (ja) | データ処理装置における擬似障害発生機構 | |
| JPH0553843A (ja) | Ｃｐｕの暴走検出方式 | |
| JPH02297225A (ja) | マイクロプロセッサ |