KR100239438B1 - 오동작 방지 기능을 갖는 중앙 처리 장치 - Google Patents

오동작 방지 기능을 갖는 중앙 처리 장치 Download PDF

Info

Publication number
KR100239438B1
KR100239438B1 KR1019970048087A KR19970048087A KR100239438B1 KR 100239438 B1 KR100239438 B1 KR 100239438B1 KR 1019970048087 A KR1019970048087 A KR 1019970048087A KR 19970048087 A KR19970048087 A KR 19970048087A KR 100239438 B1 KR100239438 B1 KR 100239438B1
Authority
KR
South Korea
Prior art keywords
instruction
address
signal
program counter
program
Prior art date
Application number
KR1019970048087A
Other languages
English (en)
Other versions
KR19990026108A (ko
Inventor
한대근
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970048087A priority Critical patent/KR100239438B1/ko
Publication of KR19990026108A publication Critical patent/KR19990026108A/ko
Application granted granted Critical
Publication of KR100239438B1 publication Critical patent/KR100239438B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 프로그램 카운터값이 노이즈 등에 의해 변경되어 발생하는 CPU의 오동작을 방지하는데 적당하도록한 오동작 방지 기능을 갖는 중앙 처리 장치에 관한 것으로,시스템 전체 동작에 관한 정보(시스템 프로그램의 명령에 관한)를 저장 출력하는 프로그램 메모리,상기 프로그램 메모리의 정보 출력 상태를 카운트하여 그 정보 출력 상태에 관한 신호를 출력하는 프로그램 카운터로 이루어진 프로그램 카운터 및 프로그램 메모리 블록과,상기 프로그램 카운터 및 프로그램 메모리 블록에서의 프로그램 명령어에 관한 데이터를 받아 실행 명령을 처리하는 명령어 레지스터들과 명령어 디코더,명령어 실행 블록등으로 구성된 명령어 비교 회로 및 실행 블록과,프로그램 카운터값이 프로그램 메모리 영역중 사용하지 않는 영역 또는 하드웨어가 존재하지않는 영역의 어드레스로 변동되 경우는 이를 검출하는 프로그램 카운터 감시 블록과,리셋 핀 입력 신호 그리고 비교 회로의 명령어 비교 인에이블 신호 그리고 상기 프로그램 카운터 감시 블록의 리셋 발생 제어 신호를 받아 리셋 동작을 제어하는 리셋 제어 회로 블록을 포함하여 구성된다.

Description

오동작 방지 기능을 갖는 중앙 처리 장치
본 발명은 중앙 처리 장치에 관한 것으로, 특히 프로그램 카운터값이 노이즈 등에 의해 변경되어 발생하는 CPU의 오동작을 방지하는데 적당하도록한 오동작 방지 기능을 갖는 중앙 처리 장치에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 중앙 처리 장치에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 중앙 처리 장치의 구성 블록도이고, 도 2는 종래 기술의 중앙 처리 장치의 동작 타이밍도이다.
종래 기술의 CPU(Central Processing Unit)는 먼저, 시스템 전체 동작에 관한 정보(시스템 프로그램의 명령에 관한)를 저장 출력하는 프로그램 메모리부(12), 상기 프로그램 메모리부의 정보 출력 상태를 카운트하여 그 정보 출력 상태에 관한 신호를 출력하는 프로그램 카운터(13)로 이루어진 프로그램 메모리 블록(1)과,상기 프로그램 메모리 블록(1)에서의 프로그램 명령어에 관한 데이터를 받아 실행 명령을 처리하는 명령어 레지스터들과 명령어 디코더,명령어 실행 블록등으로 구성된 명령어 처리 블록 및 실행 블록(2)과, 리셋 핀 입력 신호를 받아 리셋 동작을 제어하는 리셋 제어 회로 블록(3)으로 크게 구성된다.
상기 명령어 처리 블록 및 실행 블록(1)은 프로그램 메모리부에 저장되어 있는 명령이나 자료를 CPU내로 가져오는 펫치(Fetch)동작을 하는 제 1 명령어 레지스터(Instruction Register)(4)와, 상기 제 1 명령어 레지스터(4)에서 펫치되어 출력되는 정보를 시프트 출력하는 제 2,3 명령어 레지스터(IR_1)(IR_2)(5)(6)와, 상기 제 2,3 명령어 레지스터(IR_1)(IR_2)(5)(6)의 시프트 출력 정보를 서로 비교하여 명령어 비교 인에이블 신호를 출력하는 비교 출력부(7)와, 상기 비교 출력부(7)의 명령어 비교 인에이블 신호를 받아 상기 제 3 명령어 레지스터(IR_2)에서 출력되는 시프트 출력 정보 즉, 명령어를 해독하는 명령어 디코더(8)와, 상기 디코딩된 명령어에 따른 명령을 실행하는 실행 블록(9)과, 상기 명령어 디코더(8)의 디코딩 신호와 상기 리셋 신호의 엣지 검출 신호를 OR 연산하여 출력하는 OR 연산부(10)와, 리셋 신호를 받아 리셋 신호의 엣지 검출 동작을 하는 엣지 검출 회로(11)를 포함하여 구성된다.
이때, 상기 OR 연산부(10)의 출력 신호는 상기 비교 출력부(7),프로그램 카운터(13)로 입력된다.
그리고 리셋 제어 회로 블록(3)은 리셋 핀 입력 신호 그리고 비교 출력부(7)의 명령어 비교 인에이블 신호를 받아 리셋 동작을 제어하게 된다.
상기와 같은 명령어 레지스터는 CPU내에서 수행될 명령어가 저장되는 블록으로, 인출 단계에서 시스템 제어장치는 프로그램 카운터(13)가 가리키는 기억 장치 주소에서 명령어를 액세스하여 저장하게 된다.
그리고 프로그램 카운터는 CPU내에서 컴퓨터에 의해 수행될 다음의 프로그램 명령어가 들어 있는 기억 장치 주소를 가지고 있는 블록으로, CPU는 이 프로그램 카운터(13)가 가리키는 곳에 있는 기억 장치에서 명령을 가져와서 하나씩 가져와서 명령을 수행하며, 명령을 가져올때마다 카운터의 내용을 하나씩 더한다.
이와 같은 종래 기술의 중앙 처리 장치는 프로그램 메모리부(12)로 부터 명령어를 두 번 펫치하여 이를 비교하여 불일치하는 경우를 찾아 CPU의 오동작을 방지한다.
종래 기술의 중앙 처리 장치는 명령 실행 과정에서 발생하는 CPU의 오동작을 막는 기능이 명령어를 두 번 펫치하여 이를 비교하여 불일치하는 경우를 찾아 CPU의 오동작을 막는 기능만을 가지고 있어 다음과 같은 문제점이 있다.
프로그램 카운터값이 프로그램 메모리 영역중 사용하지 않는 영역 또는 하드웨어가 존재하지않는 영역의 어드레스로 변동되 경우는 이를 검출하지 못해 CPU가 오동작하는 문제점이 있다.
본 발명은 이와 같은 종래 기술의 중앙 처리 장치의 문제점을 해결하기 위하여 안출한 것으로, 프로그램 카운터값이 노이즈 등에 의해 변경되어 발생하는 CPU의 오동작을 방지하는데 적당하도록한 오동작 방지 기능을 갖는 중앙 처리 장치를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 중앙 처리 장치의 구성 블록도
도 2는 종래 기술의 중앙 처리 장치의 동작 타이밍도
도 3은 본 발명에 따른 중앙 처리 장치의 구성 블록도
도 4는 본 발명에 따른 프로그램 카운터 체크 블록의 상세 구성도
도 5는 본 발명에 따른 프로그램 메모리의 맵도
도면의 주요부분에 대한 부호의 설명
30. 프로그램 카운터 감시 블록
31. 프로그램 카운터 및 프로그램 메모리 블록
32. 리셋 제어 회로 블록
33. 명령어 비교 회로 및 실행 블록
프로그램 카운터값이 노이즈 등에 의해 변경되어 발생하는 CPU의 오동작을 방지하는데 적당하도록한 본 발명의 오동작 방지 기능을 갖는 중앙 처리 장치는 시스템 전체 동작에 관한 정보(시스템 프로그램의 명령에 관한)를 저장 출력하는 프로그램 메모리,상기 프로그램 메모리의 정보 출력 상태를 카운트하여 그 정보 출력 상태에 관한 신호를 출력하는 프로그램 카운터로 이루어진 프로그램 카운터 및 프로그램 메모리 블록과,상기 프로그램 카운터 및 프로그램 메모리 블록에서의 프로그램 명령어에 관한 데이터를 받아 실행 명령을 처리하는 명령어 레지스터들과 명령어 디코더,명령어 실행 블록등으로 구성된 명령어 비교 회로 및 실행 블록과, 프로그램 카운터값이 프로그램 메모리 영역중 사용하지 않는 영역 또는 하드웨어가 존재하지않는 영역의 어드레스로 변동되 경우는 이를 검출하는 프로그램 카운터 감시 블록과,리셋 핀 입력 신호 그리고 비교 회로의 명령어 비교 인에이블 신호 그리고 상기 프로그램 카운터 감시 블록의 리셋 발생 제어 신호를 받아 리셋 동작을 제어하는 리셋 제어 회로 블록을 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 오동작 방지 기능을 갖는 중앙 처리 장치에 관하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 중앙 처리 장치의 구성 블록도이고,도 4는 본 발명에 따른 프로그램 카운터 감시 블록의 상세 구성도이다. 그리고 도 5는 본 발명에 따른 프로그램 메모리의 맵도이다.
프로그램 카운터값이 노이즈 등에 의해 변경되어 발생하는 CPU의 오동작을 방지하는데 적당하도록한 본 발명의 오동작 방지 기능을 갖는 중앙 처리 장치의 구성은 다음과 같다.
시스템 전체 동작에 관한 정보(시스템 프로그램의 명령에 관한)를 저장 출력하는 프로그램 메모리(34), 상기 프로그램 메모리(34)의 정보 출력 상태를 카운트하여 그 정보 출력 상태에 관한 신호를 출력하는 프로그램 카운터(35)로 이루어진 프로그램 카운터 및 프로그램 메모리 블록(31)과,상기 프로그램 카운터 및 프로그램 메모리 블록(31)에서의 프로그램 명령어에 관한 데이터를 받아 실행 명령을 처리하는 명령어 레지스터들(38)(39)(40)과 명령어 디코더(42),명령어 실행 블록(43)등으로 구성된 명령어 비교 회로 및 실행 블록(33)과, 리셋 핀 입력 신호를 받아 리셋 동작을 제어하는 리셋 제어 회로 블록(32)과, 프로그램 카운터값이 프로그램 메모리 영역중 사용하지 않는 영역 또는 하드웨어가 존재하지않는 영역의 어드레스로 변동되 경우는 이를 검출하는 프로그램 카운터 감시 블록(30)으로 크게 구성된다.
상기 명령어 비교 회로 및 실행 블록(33)은 프로그램 메모리(34)에 저장되어 있는 명령이나 자료를 CPU내로 가져오는 펫치(Fetch)동작을 하는 제 1 명령어 레지스터(Instruction Register)(38)와, 상기 제 1 명령어 레지스터(38)에서 펫치되어 출력되는 정보를 시프트 출력하는 제 2,3 명령어 레지스터(IR_1)(IR_2)(39)(40)와, 상기 제 2,3 명령어 레지스터(IR_1)(IR_2)(39)(40)의 시프트 출력 정보를 서로 비교하여 명령어 비교 인에이블 신호를 출력하는 비교 출력부(41)와, 상기 비교 출력부(41)의 명령어 비교 인에이블 신호를 받아 상기 제 3 명령어 레지스터(IR_2)(40)에서 출력되는 시프트 출력 정보 즉, 명령어를 해독하는 명령어 디코더(42)와,상기 디코딩된 명령어에 따른 명령을 실행하는 명령어 실행 블록(43)과,상기 명령어 디코더(42)의 디코딩 신호와 상기 리셋 신호의 엣지 검출 신호를 OR 연산하여 출력하는 OR 연산부(45)와,리셋 신호를 받아 리셋 신호의 엣지 검출 동작을 하는 엣지 검출 회로(44)를 포함하여 구성된다.
이때, 상기 OR 연산부(45)의 출력 신호는 상기 비교 출력부(41),프로그램 카운터(35)로 입력된다.
그리고 상기 프로그램 카운터 감시 블록(30)의 상세 구성은 도 4에서와 같다.
먼저, 프로그램 카운터(35)에서의 어드레스 입력을 받아 해당 어드레스가 시스템내에 존재하지 않는 하드웨어의 어드레스일경우에 이를 감지하는 비존재 하드웨어 어드레스 감지회로(47)와, 시스템내에서 사용되지 않는 ROM 어드레스에 관한 정보를 저장 출력하는 비사용 ROM 어드레스 레지스터(48)와, 상기 비사용 ROM 어드레스 레지스터(48)에서 출력되는 비사용 영역의 최소 어드레스,최대 어드레스에 관한 정보 그리고 상기 프로그램 카운터(35)에서의 어드레스 입력을 받아 비교하는 비교 회로(49)와, 상기 비존재 하드웨어 어드레스 감지 회로(47)의 비존재 하드웨어 어드레스 감지 신호 그리고 상기 비교 회로(49)의 비교 신호를 OR 연산하여 비정상 어드레스 검출 신호를 출력하는 OR 연산부(50)와, 상기 OR 연산부(50)의 비정상 어드레스 검출 신호가 입력되면 유저의 선택에 의해 쓰여진 선택 레지스터(52)의 선택 기준값에 따라 내부 하드웨어 리셋 발생 제어 신호 그리고 특정 번지로 점프하게하는 프로그램 카운터값 수정 제어 신호를 출력하는 선택 회로(51)를 포함하여 구성된다.
그리고 리셋 제어 회로 블록(32)은 리셋 핀 입력 신호 그리고 비교 출력부(41)의 명령어 비교 인에이블 신호 그리고 상기 프로그램 카운터 감시 블록(30)의 리셋 발생 제어 신호를 받아 리셋 동작을 제어하게 된다.
상기와 같은 본 발명의 오동작 방지 기능을 갖는 중앙 처리 장치의 오동작 방지 동작을 도 5에서와 같이 프로그램 메모리(34)의 공간을 C000 ~ FFFF라 하고, 그중에서 사용하지 않는 영역을 D100 ~ DFFF, 하드웨어가 존재하지 않는 영역을 0000 ~ Bfff라고 하여 설명하면 다음과 같다.
하드웨어가 존재하지 않는 영역으로 어드레스의 오류가 입력되면 비존재 하드웨어 어드레스 감지 회로(47)에서 비존재 어드레스 일치 신호가 발생되어 OR 연산부(50)를 통하여 비정상 어드레스 일치 신호가 인에이블 상태로되어 선택 회로(51)로 입력되어진다.
그리고 사용하지 않는 영역으로 어드레스의 오류가 입력되면 비사용 ROM 어드레스 레지스터(48)에 쓰여진 미사용 영역의 최소 및 최대 어드레스값과 비교하여 일치하면 비사용 어드레스 검출 신호가 발생하여 OR 연산부(50)를 통하여 비정상 어드레스 검출 신호가 인에이블 상태로되어 선택 회로(51)로 입력되어진다.
상기와 같이 선택 회로(51)로 입력되어진 비정상 어드레스 검출 신호는 유저가 선택 레지스터(52)에 라이트(Write)한값에 따라 내부 하드웨어 리셋 또는 특정 번지로 점프하게 하는 프로그램 카운터값 수정 제어 신호가 발생되어 CPU가 정상적인 동작을 하게된다.
프로그램 카운터값이 노이즈 등에 의해 변경되어 발생하는 CPU의 오동작을 방지하는데 적당하도록한 오동작 방지 기능을 갖는 본 발명의 중앙 처리 장치는 다음과 같은 효과를 갖는다.
프로그램 카운터 감시 블록을 구비하여 프로그램 카운터값이 비사용 어드레스 또는 하드웨어상 존재하지 않는 어드레스값을 가질 경우에 이를 검출하여 내부 하드웨어 리셋 또는 특정 번지로 점프하게 하는 프로그램 카운터값 수정 제어 신호가 발생되어 CPU가 정상적인 동작을 할 수 있도록 하여 시스템의 신뢰성을 향상시키는 효과가 있다.

Claims (7)

  1. 시스템 프로그램의 명령에 관한 정보를 저장 출력하는 프로그램 메모리,상기 프로그램 메모리의 정보 출력 상태에 관한 신호를 출력하는 프로그램 카운터로 이루어진 프로그램 카운터 및 프로그램 메모리 블록과,
    상기 프로그램 카운터 및 프로그램 메모리 블록에서의 프로그램 명령어에 관한 데이터를 받아 실행 명령을 처리하는 명령어 레지스터들과 명령어 디코더,명령어 실행 블록등으로 구성된 명령어 비교 회로 및 실행 블록과,
    프로그램 카운터값이 프로그램 메모리 영역중 사용하지 않는 영역 또는 하드웨어가 존재하지않는 영역의 어드레스인 경우 이를 검출하는 프로그램 카운터 감시 블록과,
    리셋 핀 입력 신호 그리고 비교 회로의 명령어 비교 인에이블 신호 그리고 상기 프로그램 카운터 감시 블록의 리셋 발생 제어 신호를 받아 리셋 동작을 제어하는 리셋 제어 회로 블록을 포함하여 구성되는 것을 특징으로 하는 오동작 방지 기능을 갖는 중앙 처리 장치.
  2. 제 1 항에 있어서, 명령어 비교 회로 및 실행 블록은 프로그램 메모리에 저장되어 있는 명령이나 자료를 CPU내로 가져오는 펫치(Fetch)동작을 하는 제 1 명령어 레지스터와,
    상기 제 1 명령어 레지스터에서 펫치되어 출력되는 정보를 시프트 출력하는 제 2,3 명령어 레지스터(IR_1)(IR_2)와,
    상기 제 2,3 명령어 레지스터(IR_1)(IR_2)(39)(40)의 시프트 출력 정보를 서로 비교하여 명령어 비교 인에이블 신호를 출력하는 비교 출력부와,
    상기 비교 출력부의 명령어 비교 인에이블 신호를 받아 상기 제 3 명령어 레지스터(IR_2)에서 출력되는 시프트 출력 정보 즉, 명령어를 해독하는 명령어 디코더와,
    상기 디코딩된 명령어에 따른 명령을 실행하는 명령어 실행 블록과,
    상기 명령어 디코더의 디코딩 신호와 상기 리셋 신호의 엣지 검출 신호를 OR 연산하여 출력하는 OR 연산부와,
    리셋 신호를 받아 리셋 신호의 엣지 검출 동작을 하는 엣지 검출 회로를 포함하여 구성되는 것을 특징으로 하는 오동작 방지 기능을 갖는 중앙 처리 장치.
  3. 제 2 항에 있어서, OR 연산부의 출력 신호는 상기 비교 출력부,프로그램 카운터로 입력되는 것을 특징으로 하는 오동작 방지 기능을 갖는 중앙 처리 장치.
  4. 제 1 항에 있어서, 프로그램 카운터 감시 블록은 프로그램 카운터에서의 어드레스 입력을 받아 해당 어드레스가 시스템내에 존재하지 않는 하드웨어의 어드레스일경우에 이를 감지하는 비존재 하드웨어 어드레스 감지회로와,
    시스템내에서 사용되지 않는 ROM 어드레스에 관한 정보를 저장 출력하는 비사용 ROM 어드레스 레지스터와,
    상기 비사용 ROM 어드레스 레지스터에서 출력되는 비사용 영역의 최소 어드레스,최대 어드레스에 관한 정보 그리고 상기 프로그램 카운터에서의 어드레스 입력을 받아 비교하는 비교 회로와,
    상기 비존재 하드웨어 어드레스 감지 회로의 비존재 하드웨어 어드레스 감지 신호 그리고 상기 비교 회로의 비교 신호를 OR 연산하여 비정상 어드레스 검출 신호를 출력하는 OR 연산부와,
    상기 OR 연산부의 비정상 어드레스 검출 신호가 입력되면 유저의 선택에 의해 쓰여진 선택 레지스터의 선택 기준값에 따라 내부 하드웨어 리셋 발생 제어 신호 그리고 특정 번지로 점프하게하는 프로그램 카운터값 수정 제어 신호를 출력하는 선택 회로를 포함하여 구성되는 것을 특징으로 하는 오동작 방지 기능을 갖는 중앙 처리 장치.
  5. 제 4 항에 있어서, 하드웨어가 존재하지 않는 영역으로 어드레스의 오류가 입력되면 비존재 하드웨어 어드레스 감지 회로에서 비존재 어드레스 일치 신호가 발생되어 OR 연산부를 통하여 비정상 어드레스 검출 신호가 인에이블 상태로되어 선택 회로로 입력되는 것을 특징으로 하는 오동작 방지 기능을 갖는 중앙 처리 장치.
  6. 제 4 항에 있어서, 사용하지 않는 영역으로 어드레스의 오류가 입력되면 비사용 ROM 어드레스 레지스터에 쓰여진 미사용 영역의 최소 및 최대 어드레스값과 비교하여 일치하면 비사용 어드레스 일치 신호가 발생하여 OR 연산부를 통하여 비정상 어드레스 검출 신호가 인에이블 상태로되어 선택 회로로 입력되는 것을 특징으로 하는 오동작 방지 기능을 갖는 중앙 처리 장치.
  7. 제 5 항 또는 제 6 항에 있어서, 선택 회로로 입력되어진 비정상 어드레스 검출 신호는 유저가 선택 레지스터에 라이트(Write)한값에 따라 내부 하드웨어 리셋 또는 특정 번지로 점프하게 하는 프로그램 카운터값 수정 제어 신호를 발생하여 CPU가 정상적인 동작을 하도록하는 것을 특징으로 하는 오동작 방지 기능을 갖는 중앙 처리 장치.
KR1019970048087A 1997-09-22 1997-09-22 오동작 방지 기능을 갖는 중앙 처리 장치 KR100239438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970048087A KR100239438B1 (ko) 1997-09-22 1997-09-22 오동작 방지 기능을 갖는 중앙 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970048087A KR100239438B1 (ko) 1997-09-22 1997-09-22 오동작 방지 기능을 갖는 중앙 처리 장치

Publications (2)

Publication Number Publication Date
KR19990026108A KR19990026108A (ko) 1999-04-15
KR100239438B1 true KR100239438B1 (ko) 2000-01-15

Family

ID=19521492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048087A KR100239438B1 (ko) 1997-09-22 1997-09-22 오동작 방지 기능을 갖는 중앙 처리 장치

Country Status (1)

Country Link
KR (1) KR100239438B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396791B1 (ko) * 2000-10-18 2003-09-02 주식회사 하이닉스반도체 프로그램 메모리의 액세스장치
KR100403339B1 (ko) * 2001-06-30 2003-10-30 주식회사 하이닉스반도체 프로그램 카운터 컨트롤 프로세서
KR100459225B1 (ko) * 2002-06-29 2004-12-03 매그나칩 반도체 유한회사 프레임 구조 프로세서

Also Published As

Publication number Publication date
KR19990026108A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US5680581A (en) Microcomputer having a read protection circuit to secure the contents of an internal memory
US7752427B2 (en) Stack underflow debug with sticky base
US7401210B2 (en) Selecting subroutine return mechanisms
US5838896A (en) Central processing unit for preventing program malfunction
KR100239438B1 (ko) 오동작 방지 기능을 갖는 중앙 처리 장치
JP2000322264A (ja) 電子機器
US8032720B2 (en) Memory access monitoring apparatus and related method
US6990569B2 (en) Handling problematic events in a data processing apparatus
US8474045B2 (en) Method of detecting program attacks
JPH05257815A (ja) 中央処理装置
TW201734821A (zh) 暫存器存取控制
EP0525672A2 (en) Microprocessor with program tracing
JPH0287239A (ja) マイクロプログラム処理装置
KR0145893B1 (ko) 오버플로 방지 장치
JP3214413B2 (ja) エミュレータ
JPH09319621A (ja) プログラム暴走検出回路および検出方法と検出用ソフト ウエアの開発装置およびそのソフトウエア生成方法
JPH03266154A (ja) 情報処理装置
JPH01180656A (ja) メモリ保護装置
JPS5899841A (ja) 部分実装された制御メモリのアドレス制御方式
KR910006027Y1 (ko) 시스템 다운 방지회로
JP2001188688A (ja) 暴走検知回路
JP2001159976A (ja) マイクロコンピュータの誤動作防止機構
JPH06236300A (ja) マイクロコンピュータ
JPH02278446A (ja) メモリアクセス制御回路
JPH05151105A (ja) 障害監視回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee