JPS60147858A - 動作中のメモリ内容読出し方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技竺分野　。

本発明は、プロセッサとこのプロセッサにより（１） アクセスされるメモＩ７を備えたデータ処理システムが
動作中であると今にメモリからその内容を読出すメモリ
内容続出し方式に関するものである。

従来技轡とその問題点 従来、プロセッサの動作中にモニタ等のためメモリから
特定アドレスφ内容を読出す方式の一つとして、プロセ
ッサにアダプタ・ケーブルを介争てデバッガを接竺すそ
方式が使用されてきた。しかしながら、この方式はプロ
セッサの動作やメ、そりの内容に影響膏与えるおそれが
あり、更にはシステム全体の動作に暉影響を及ぼす、お
それもあった。　２ また他の従来方←、シ、では、動作中のプロセッサを一
其ホールＨ体ｓにし、読出そうとするデータに該５烹る
メモリアドレスを外部から入力し。

そのデータを外部に竺出すものがある。しかしこ宇従来
方式では、プヮ゛セ、ツサをホールド状態にするためシ
ステムの動作に影響を与えてしまうと云う問題がある。

　。

発明の目的 （２） 本発明は上述した従来の問題点に鑑みてなされたもので
あ、す、その目的は、システムの動作に全く影響を及ぼ
すことなく特定アドレスの内容を外部に読出すことがで
きるメモリ内容読出し方式を提供することにある。

発明の要点 上記目的を達成する本発明は、プロセッサが続出し可能
なアドレス設定手段及びプロセッサが書込み可能なデー
タ表示手段を付加し、プロセッサは、動作中のアイドル
状態時において、前記アドレス設定手段から設定アドレ
スを読出し、前記メモリの前記設定アドレスに該当する
アドレスから記憶内容を読出して前記データ表示手段に
書込むように構成されている。

以下２本発明の更に詳細を実施例により説明する。

発明の実施例 第１図は２本発明の一実施例が適用されるシステムの構
成ブロック図である。１はプロセッサ。

２はメモリ、３はデータバス、４はアドレスバス（３） 、５はアドレス設定スイッチ、６はアドレス設定レジス
タ、７はデータ表示用レジスタ、８はデータ表示灯、９
はレジスタ選択制御回路、１０はメモリ／レジスタＲ／
Ｗ信号、１１はレジスタ選択信号である。

第１図のプロセッサの動作を第２図のフローチャートに
より説明する。

プロセッサ１は動作を開始すると、まずブロック１５に
おいて自己がアイドル状態であるかどうか、即ちデータ
処理の必要がないか否かを判定する。アイドル状態でな
ければ（データ処理の必要が有れば）、プロ・ツク１６
に進み、ここで必要なデータ処理を実行する。このデー
タ処理が終了すると再びブロック１５に戻る。ここでア
イドル状態であると判定すると、ブロック１７に進み、
ここでアドレス設定レジスタ６の読出しを行う。アドレ
ス設定レジスタ６には、アドレス設定スイッチ５によっ
て読出そうとする内容を記憶したアドレスが設定されて
おり、これはデータバス８を経てプロセッサ１に読出さ
れる。次にプロセッサ１（４） はブロック１Ｂに進み、ここで上−読出したアドレス位
置の内容（データ）をメモリ２からデータバス３上に出
力させる。次に、テロセッサ１はブロック１９に進み、
ここで、レジスタ選択制御回蕗９を介してデータ表示レ
ジスタ与に読込み指令を発する。この指令を受けたデー
タ轡示用レジスタ７はデータバス３上のデータを読込む
。読込まれたデータはデー夛表示灯８に一示される。こ
れが終ると、プロセッサ１は再度ブロック１５に戻りア
イドル状態÷あるかどうかを判定し１判定結果に応じて
上記動作を繰り返す。

第３図は、第１図のプロセッサの他の動作の例を示すフ
ローチャートであり、′本図中第２図と同一の符号を付
したブロックは第２図に関して既に説明したブロックと
同一のテロツクである。

この動作例においては、アドレス設定スイッチ５を介し
てアドレス設定レジスタ６に上述したメモリ内容の読出
しモード以λ°の他のモード（例えばプログラム・トレ
ースモード等）を指定出来るようになっている。ブロセ
ッ−９−１は、ブロック１（５） ７においてアドレス設定レジスタ６から読出した内容を
ブロック２０において判定し、これがメモリ２のいずれ
かのアドレスに該当す糺ばメモリ続出しモードが指定さ
れていると判断し、上述したブロック１８．１９に進む
。一方、アドレス設定レジスタ６から続出した内容がメ
モリ２のいずれのアドレスにも該当しないモードの実行
指令（例えばプログラム・トレースモードの実行指令）
であれば、ブロック２１社務行し、ここで指定のモード
を実行する。

□発明あ動電 以上説明したように２本発明は２．プロセッサが自己の
アイドル状態□時において、アドレス設定手段から設定
アドレスを読出し、この設定アドレスに該当するメモリ
ナトレスからその記憶内容を読出してデータ表□示手段
に書込むように構成されているので、従来例羨゛異なり
システムの動作に全く影響を及ぼすことなく特定アドレ
スの内容を外部に読出すことができるという利点がある
。

【図面の簡単な説明】

−（６） 第１図は本発明の一実施例が通用されるシステムの構成
ブロック図、第２図は第１図のシステムの動作の一例を
説明するためのフローチャート。 第３図は第１図のシステムの他の動作の一例を説明する
ためのフローチャートである。 １・・プロセッサ、２・・メモリ、３・・データバス、
４・・アドレスバス、５・・アドレス設定スイッチ、６
・・アドレス設定レジスタ、７・・データ表示用レジス
タ、８・・データ表示灯。 ９・・レジスタ選択制御回路、１０・・メモリ／レジス
タＲ／Ｗ信号、１１・・レジスタ選択信号特許出願人　
富士電機製造株式会社（外１名）代　理　人　弁理士　
玉蟲久五部（外２名）（７） 第１図

Claims (1)

1. 【特許請求の範囲】 プロセッサ及び該ブロセッｉによりアクセスさむるメモ
   ＩＪを備えたデータ処理システムが動作中であるときに
   前記メモリかやその内容を読出すメモリ内容読出し方式
   にお、いて９、 前記プロセッサが読出し可能なアドレス設定手段及び前
   記プロセッサが書込み可能なデータ表示１員 手段を付加し。 、、、前記プロセッサは、動作中Φア、イドル状態時に
   おいて、前記アドレス設定手段から設定アドレスを読出
   し、前記メモリの前記設定アトビスに該５大、るアドレ
   スから記憶内容前読出、して前記データ表示手段に書込
   むことを特徴とする動作中のメモリ内容読出し方式。