JPH023219B2 - - Google Patents

Info

Publication number
JPH023219B2
JPH023219B2 JP56187114A JP18711481A JPH023219B2 JP H023219 B2 JPH023219 B2 JP H023219B2 JP 56187114 A JP56187114 A JP 56187114A JP 18711481 A JP18711481 A JP 18711481A JP H023219 B2 JPH023219 B2 JP H023219B2
Authority
JP
Japan
Prior art keywords
instruction
peripheral device
command
input
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56187114A
Other languages
English (en)
Other versions
JPS5887642A (ja
Inventor
Masuaki Morino
Yoshuki Fujikawa
Isamu Haneda
Tetsuo Nai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP56187114A priority Critical patent/JPS5887642A/ja
Publication of JPS5887642A publication Critical patent/JPS5887642A/ja
Publication of JPH023219B2 publication Critical patent/JPH023219B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/02Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
    • G06F15/0225User interface arrangements, e.g. keyboard, display; Interfaces to other computer systems
    • G06F15/0233User interface arrangements, e.g. keyboard, display; Interfaces to other computer systems with printing provisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Calculators And Similar Devices (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 本発明は、プログラム可能な電子式計算機にお
いて、周辺装置を接続する際の命令制御に関する
ものである。
一般に、プリンタやテープレコーダ等の周辺装
置をオプシヨンとして本体に接続できる計算機が
ある。例えば、本体には液晶表示装置が設けられ
ており、通常はこの表示装置に出力されるが、外
部プリンタを接続することにより印字出力もでき
るようになる。
従来、このような周辺装置を接続する場合、そ
の周辺装置に対するデータ入出力の制御は特別な
出力命令を使用することにより行われていた。す
なわち、命令を解読することにより、その都度そ
の命令が本体に関するものか、或いはこの周辺装
置に関するものかを判別するようになつていた。
しかし、この方式は、プログラム命令が煩雑にな
りまた、周辺装置を変更したい場合、プログラム
を大幅に変更しなければならないという問題があ
り、プログラム可能な電子計算機に用いるのに満
足すべきものではなかつた。
また、プログラムのリスト出力の際に、周辺装
置が接続されていない場合にも計算機本体と周辺
装置に対して共通な命令はそのまま出力されるの
で、接続されていない周辺装置に関する共通命令
を認識することができず、プログラミングが煩雑
になるという欠点があつた。
本発明は上記の問題を解決しプログラム作業が
簡単になる電子式計算機の提供を目的とする。
本発明の電子式計算機は、周辺装置が計算機本
体に接続されていないときには、プログラム内容
のリスト出力においてその周辺装置に対する共通
命令については特定のコードを出力することを特
徴としている。
第1図に本発明実施例の外観正面図を示す。表
示部1はドツトマトリツクスの液晶表示装置であ
る。文字入力キー2はアルフアベツト文字のほ
か、いくつかの記号等を入力するものである。数
値入力キー3は数字0〜9を入力する。入力実行
キー「ENTER」4は表示部1に表示された入力
キーの操作内容を計算機本体へ入力することを実
行する。
第2図に本発明実施例のシステム構成を示す。
マイクロプロセツサユニツトMPUは全体を統合
制御するものでこれの構成機能については後述す
る。表示部LCDは液晶表示素子よりなり、表示
制御部DSCによつて文字表示またはシンボルセ
グメントの点灯を制御する。キー入力装置KEY
は、入出力ポートI/O PORTよりキースト
ローブ信号が入力され、キーリターン信号が
MPUへ出力される。リードライトメモリー
RAMは、各種レジスタやフラグ、或いはプログ
ラム等を記憶する。リードオンリーメモリー
ROMにはプログラムを実行するためのインター
プリタ・ルーチンやその他の制御用プログラムが
予め記憶されている。時計回路CLOCKは時刻デ
ータを発生する。ブザー音発音体BUZは駆動回
路DRにより駆動される。入出力ポートI/O
PORTは、アドレスバス、データバス及び制御
用バスに接続され、キー入力装置KEYに対しス
トローブ信号を出力し、時計回路CLOCKに対し
時刻データの入出力を行い、ブザー駆動回路DR
に対して駆動信号を出力するなど、MPUに対し
てインターフエース機能をもつ。コネクタCN1
RAMやROMのメモリーをモジユールとして接
続するためのもの、コネクタCN2は外部にデータ
レコーダやプリンタ等の入出力装置及び拡張メモ
リーを接続するためのものである。マイクロプロ
セツサユニツトMPUは、表示制御部DSCへ同期
信号HAと表示オンオフ信号DISPを出力し、ま
た液晶表示装置LCDへバツクプレート信号H0
H7を出力する。表示制御部DSCは液晶表示装置
LCDの各セグメントに対応した表示用メモリー
を内蔵しており、各セグメントとメモリーの各ビ
ツトが対応している。そのため、表示パターンに
対応したビツトパターンを書き込むことにより所
望の文字やシンボルを表示することができる。
第3図に、第2図のマイクロプロセツサユニツ
トMPUの内部構成図を示す。
プログラムカウンタPは16ビツトのレジスタで
あり、MPUが現在実行している命令の次のアド
レスを指示しており、命令を実行して次の命令を
フエツチするとき自動的に+1インクリメントさ
れる。スタツクポインタSは16ビツトのレジスタ
であり、メモリーのプツシユダウンまたはポツプ
アツプスタツクにおいて次に使用できるスタツク
のアドレスを示す。データレジスタX,Y,Uは
それぞれ16ビツトのレジスタでありデータポイン
タとしても使用される。アキユムレータAは演算
結果の保持または外部メモリーとのデータ転送に
使用される。
ステイタスレジスタTは、演算結果による桁上
げ、ボロー、ゼロ、オーバフロー等の各種状態を
記憶する。アドレスバツフアはアドレスバスAD0
〜AD15に結合される。算術論理演算回路ALUは
加減乗除等の演算を行う。演算用バツフアBUF
は上記算術論理演算用に用いられる。発振回路
OSCは外部端子XL0,XL1に水晶発振子等が接続
され、1/2分周回路(÷2)を経てクロツクφ05
出力する。クロツク制御回路はWAIT信号に応
じて内部クロツクの発生及び停止の制御を行う。
分周回路はクロツクφ05を更に分周して表示用同
期信号HAを出力するとともに、後述するタイマ
ーコントローラにクロツク信号を供給する。タイ
マーコントローラはタイマーカウンタのカウント
制御及びタイマーインターラプト制御を行なう。
タイマーカウンタは9ビツトのポリノミアルカウ
ンタであり、タイマーインターラプトのための時
間カウントを行なう。割込み制御部は端子NMI,
MIより入力される割込み要求及びタイマーコン
トローラより出力される信号により割込み制御を
行なう。Hカウンタは液晶表示装置のバツクプレ
ート信号を発生させるために使用される。このカ
ウンタの入力端子HINは通常端子HAに接続され
る。表示用制御回路は、表示用電源VDIS,VA
VB及びVMの供給を受け、バツクプレート信号H0
〜H7を出力する。PU,PVは汎用フリツプフロ
ツプ、DISPは表示オンオフ制御用フリツプフロ
ツプである。入力ポートIN0〜IN7は8ビツトデ
ータを内部バスに取込む。データバス制御回路は
双方向性の制御回路であつて、外部メモリーへの
データの書込みまたは外部メモリーからのデータ
の読込みをデータバスD6〜D7を通して行なう。
インストラクシヨンデコーダ及びCPU制御回路
は、メモリーリードライト信号R/W、メモリー
イネーブル信号ME0,ME1等を出力する。
第4図に、計算機本体5に周辺装置としてプリ
ンタ6を接続した状態の斜視図を示す。7は接続
用ケーブルである。プリンタ6内には単に印字制
御に関する装置だけでなくプリンタを使用するた
めの新たな命令等を貯蔵するROMがプリンタイ
ンターフエースとして含まれている。
第5図に、本発明実施例のメモリーマツプを示
す。
アドレス0000〜7FFFはRAM領域、8000〜
FFFFはROM領域である。このROM領域のうち
8000〜BFFFまでは周辺機器を接続することによ
り拡張される領域、C000〜FFFFは計算機本体内
に納められている領域である。
このC000〜FFFFの本体ROM領域には本体で
実行される本体命令に関する情報が格納されてい
る。具体的には命令コードと命令の綴りの対応関
係をつけるテーブルと、命令コードからその命令
の実行プログラムのスタート番地を示すテーブル
及び各命令実行プログラムが記憶されている。
周辺機器の接続により拡張されるROM領域
8000〜BFFFには、例えばカセツトインターフエ
ース(カセツトテープレコーダを接続する場合の
インターフエース)を接続する場合、そのカセツ
トテープレコーダに関する命令等の情報が記憶さ
れている。具体的には本体命令と同様に命令コー
ドと命令の綴りの対応関係をつけるテーブルと、
命令コードからその命令の実行プログラムのスタ
ート番地を示すテーブル及び各命令実行プログラ
ムが記憶されている。
このように、1個の周辺機器の接続ごとにメモ
リーは2Kバイト単位で拡張されるが、その先頭
には、第5図に示すように、メモリーが存在する
ことを示すコード「55」と、周辺機器各、例えば
「CMT」「PRT」等を記憶している。
本体命令と周辺命令とは上述のようにその領域
により区別されているが、共通の綴りで表わされ
た共通命令がある。例えば、「PRINT」という
命令は本体に対しては表示部に表示を行わせる命
令であるが、プリンタに対しては印字を実行させ
る命令である。このように、「PRINT」という
命令を実行する場合に、それが本体に対する命令
なのか、プリンタに対する命令なのかを指定する
必要がある。この指定は「OPN(周辺機器名)」
という命令を実行することにより行われる。例え
ば「OPN PRT」を実行した後は共通命令の実
行はプリンタに対して行われる。
第6図は、この指定命令の処理を示すフローチ
ヤートである。DNは周辺機器名を記憶するレジ
スタ、LCD、CMT、PRT等はそれぞれ周辺機器
名を表わしている。「OPN」の次に「周辺機器
名」が入力されるとそれがレジスタDNに格納さ
れる。本体の指定は「OPN LCD」で指定される
が、ただ単に「OPN」だけでも指定される。こ
れらの指定命令は、プログラム中に使用して実行
されるばかりでなくキー入力によりコマンドとし
て直接実行することもできる。
命令は、共通命令、本体命令、周辺機器命令に
分類することができ、これらは命令コードにより
区別される。具体的には、各命令コードは2バイ
ト構成であつて、上位1バイトが「A0」のとき
共通命令、「A1」のとき本体命令、「B0」〜
「BF」のとき周辺機器命令として区別される。
第7図に各種命令の処理手順のフローチヤート
を示す。命令コードがm0にて入力されたとき共
通命令であるか本体命令であるか周辺命令である
かが判断され、本体命令コードであればm1にて
本体命令が実行され、周辺命令コードであれば
m2にて周辺命令が実行される。例えば命令コー
ドの上位1バイトが「A1」であれば、本体メモ
リーのテーブルサーチを行い命令コードに対応し
たプログラムを実行する。共通命令の場合はn1
n2のブランチへ進み、n2にて本体領域に存在する
か否かが判断され、本体領域に存在すると判断さ
れた場合は、n3→n4にて本体或いは周辺機器の共
通命令を実行する。指定がCMT(カセツト)とな
つている場合は、カセツト領域にその共通命令が
存在するかどうかが判断され(n5→n6)、存在す
ればカセツトに対してその共通命令が実行される
(n7)。同様に、本体領域、カセツト領域ともに共
通命令が存在しない場合は次にPRT(プリント)
領域に存在するかどうかが判断され、順次他の領
域について判断され、存在する周辺機器又は本体
に対して実行される(n7)。なお、共通命令は本
体命令と周辺機器命令とが共通綴りの命令である
ばかりでなく、周辺機器命令と周辺機器命令とが
共通の命令を使用する場合もある。
周辺機器は本体と着脱自在であるが、周辺機器
特有の命令を使用したプログラムは、周辺機器を
接続しない状態で実行することができない。しか
し、プログラム内容をリスト出力することは可能
であつて、接続されていない周辺機器特有の命令
について、例えば記号「〜」を表示する。
第8図は、周辺機器を接続しない状態でその周
辺機器特有の命令コードを出力する場合に、その
命令コードに代えて特定コード「〜」を出力する
処理手順をフローチヤートにより示す。表示すべ
き命令が本体命令であれば、判断n2からn4に進ん
でその命令コードを前述のテーブルによりデコー
ドして出力する。周辺機器命令であれば、その命
令コードが周辺領域に存在するかどうかがn5で判
断され、いずれかの領域に存在すればn4に進んで
その命令コードが出力され、いずれの領域にも存
在しなければn6にて「〜」記号が出力される。共
通命令であれば、その命令コードが本体領域、周
辺領域のいずれかに存在するかどうかが判断さ
れ、いずれかの領域に存在すればn4に進んでその
命令が出力され、いずれにも存在しなければn7
進んで「〜」記号が出力される。
上記実施例はプログラム命令について主として
説明したが、キー入力により直接にコマンドとし
て実行する命令の場合も同様である。例えば、第
1図で示した「DEF」キー8を押した直後に
「Q」キーを押せば「INPUT」のコマンドが入
力され、また、「DEF」キーの直後に「I」キー
を押せば「CSAVE」のコマンドが入力されるこ
とになる。この場合、「INPUT」は本体に対す
る命令であるが、「CSAVE」や「MERGE」とい
うようなコマンドはカセツトテープレコーダ等の
周辺機器に対する命令であり、もし周辺機器を接
続していない場合は上記コマンドは無効である
が、本体の表示器には「〜」記号が表示される。
第9図は上述した「DEF」キー(定義キー)
の直後にほかの文字キーを押すことによりキーか
ら直接にコマンドを入力する処理手順のフローチ
ヤートを示す。「DEF」キーが押されるとn1にて
FDがセツトされ、次に「Q」「I」「P」等の文
字キーが押されると、FDがセツトされていると
きはn2,n3又はn4にて「INPUT」コード
「CSAVE」コード、「MERGE」コードがそれIB
に格納され、FDがセツトされていないときはn5
n6又はn7にて単なる文字キーとして処理される。
本発明によれば、周辺装置が接続されていない
ときには、プログラムのリスト出力においてその
周辺装置に対する共通命令については特定のコー
ドを出力するようにしたので、その周辺装置に関
する命令を認識することができ、プログラミング
を容易にする。
【図面の簡単な説明】
第1図は本発明実施例の本体の外観正面図、第
2図は本発明実施例の本体のシステム全体を示す
ブロツク図、第3図は第2図のMPUの内部構成
を示すブロツク図、第4図は本発明実施例の本体
と周辺機器を接続した状態を示す斜視図、第5図
は本発明実施例のメモリーマツプを示す図、第6
図、第7図、第8図及び第9図は本発明実施例の
プログラムを示すフローチヤートである。 1……計算機本体表示部、2……文字キー、3
……数字キー、5……計算機本体、6……周辺機
器の一例、「OPN」……共通命令の前半部の一
例、「LCD」「CMT」「PRT」……共通命令の後
半部の一例、「〜」……特定コードによる表示の
一例。

Claims (1)

    【特許請求の範囲】
  1. 1 入力部及び出力部を内蔵した計算機本体に対
    して周辺機器を接続することが可能であり且つ計
    算機本体と周辺機器とに共通な命令を有するプロ
    グラム可能な計算機において、上記計算機本体に
    上記周辺機器が接続されているか否かを検出する
    検出手段と、上記共通命令が計算機本体に対する
    ものか周辺機器に対するものかを判定する判定手
    段と、プログラム内容のリスト出力モードにおい
    て上記検出手段により周辺機器が接続されていな
    いことが検出され且つ上記判定手段により上記共
    通命令が周辺機器に対するものであることが判定
    されたときこの共通命令については特定のコード
    を出力するコード出力手段とを備えたことを特徴
    とする電子式計算機。
JP56187114A 1981-11-20 1981-11-20 電子式計算機 Granted JPS5887642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56187114A JPS5887642A (ja) 1981-11-20 1981-11-20 電子式計算機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56187114A JPS5887642A (ja) 1981-11-20 1981-11-20 電子式計算機

Publications (2)

Publication Number Publication Date
JPS5887642A JPS5887642A (ja) 1983-05-25
JPH023219B2 true JPH023219B2 (ja) 1990-01-22

Family

ID=16200344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56187114A Granted JPS5887642A (ja) 1981-11-20 1981-11-20 電子式計算機

Country Status (1)

Country Link
JP (1) JPS5887642A (ja)

Also Published As

Publication number Publication date
JPS5887642A (ja) 1983-05-25

Similar Documents

Publication Publication Date Title
JPH0827716B2 (ja) データ処理装置及びデータ処理方法
JP3136257B2 (ja) コンピュータメモリインタフェース装置
EP0313097A2 (en) Microcomputer system including master processor and slave processor
US5029073A (en) Method for fast establishing a co-processor to memory linkage by main processor
JPH023219B2 (ja)
JPS6336529B2 (ja)
JPS60147858A (ja) 動作中のメモリ内容読出し方式
JPH07105043A (ja) プログラムエラー検出装置
JP2557366B2 (ja) 入出力手順変換装置
JP2002006979A (ja) クロック制御装置、半導体集積回路装置、マイクロコンピュータ及び電子機器
JP2817267B2 (ja) ブレークアドレス検出装置
JP2674873B2 (ja) プログラム開発支援装置のステップ実行動作方法
JP2704011B2 (ja) 描画プロセッサ
JPS6252334B2 (ja)
JPH0610435Y2 (ja) 小型電子式計算機
JP2625972B2 (ja) 情報処理装置
JPS615347A (ja) プログラム計算機
JPS6325742A (ja) トレ−ス機能付マイクロプロセツサ
JPH01121965A (ja) マイクロプロセッサ
JPS60193046A (ja) 命令例外検出方式
JPH0241060B2 (ja) Puroguramutsukikogatadenshikeisanki
JPS613253A (ja) プログラム計算機
Sunil Microprocessor 8086: Architecture, Programming and Interfacing
JPS60180005U (ja) シーケンスコントローラのオンラインモニタ装置
JPS6048549A (ja) マイクロプロセッサの状態表示回路