JPS615347A - プログラム計算機 - Google Patents
プログラム計算機Info
- Publication number
- JPS615347A JPS615347A JP12676284A JP12676284A JPS615347A JP S615347 A JPS615347 A JP S615347A JP 12676284 A JP12676284 A JP 12676284A JP 12676284 A JP12676284 A JP 12676284A JP S615347 A JPS615347 A JP S615347A
- Authority
- JP
- Japan
- Prior art keywords
- program
- programs
- merge
- register
- line numbers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、例えばポケットコンピュータ等の、複数のプ
ログラムのマージを行うプログラム計算機に関するもの
である。
ログラムのマージを行うプログラム計算機に関するもの
である。
〈従来技術〉
一般に、プログラム計算機においては複数のプログラム
を用いて、所定の処理を行うことがあり、その場合、プ
ログラムをマージして前記処理の実行を行っている。
を用いて、所定の処理を行うことがあり、その場合、プ
ログラムをマージして前記処理の実行を行っている。
しかしながら、従来の方式では、あるプログラムと該プ
ログラムにマージしたプログラムはマージされた後も別
々のプログラムであり、ラインナンバー(文番号)の指
定でプログラムジャンプすることやプログラムの修正等
もある特定のプログラムについてしか行えなかった。
ログラムにマージしたプログラムはマージされた後も別
々のプログラムであり、ラインナンバー(文番号)の指
定でプログラムジャンプすることやプログラムの修正等
もある特定のプログラムについてしか行えなかった。
〈発明の目的〉
本発明は上記の事項に鑑み、プログラムのラインナンバ
ーの順序を揃えることによって、マージ後は一本のプロ
グラムとして扱える様にすることが可能なプログラム計
算機を提供することを目的とする。
ーの順序を揃えることによって、マージ後は一本のプロ
グラムとして扱える様にすることが可能なプログラム計
算機を提供することを目的とする。
〈実施例〉
以下、本発明の構成を図面を参照しつつ述べる。
第1図は本発明の実施例に係るプログラム計算機のブロ
ック構成図である。
ック構成図である。
同図において、1は液晶表示素子(LCD )より成る
表示部であり、表示制御部(DSC)2によって該表示
部1における文字表示又はシンボルセグメントの点灯が
制御される。
表示部であり、表示制御部(DSC)2によって該表示
部1における文字表示又はシンボルセグメントの点灯が
制御される。
3はキー人力部(KEY)であり、入出力ボート(Il
o PORT)4よりキーストローブ信号が入力され、
キーリターン信号がマイクロプロセッサユニツI−(M
PU)’5へ出力される。
o PORT)4よりキーストローブ信号が入力され、
キーリターン信号がマイクロプロセッサユニツI−(M
PU)’5へ出力される。
6a 、6bはリード・ライト・メモリ(RAM)であ
り、各種レジスタやフラッグ、バッファとして使用され
、又、プログラム等が記憶される。
り、各種レジスタやフラッグ、バッファとして使用され
、又、プログラム等が記憶される。
7、a、7bはリード・オンリ・メモリ(ROM)であ
り、プログラムを実行するインタープリタや、その他の
制御用プログラムが予め記憶されている。
り、プログラムを実行するインタープリタや、その他の
制御用プログラムが予め記憶されている。
8は上記以外のリード・ライト・メモリやリード・オン
リ・メモリをモジュールとして接続するためのコネクタ
ーである。
リ・メモリをモジュールとして接続するためのコネクタ
ーである。
以上のメモリーバアドレスバスAB 、データバスD
B及び制御用バスCBに接続される。
B及び制御用バスCBに接続される。
前記入出力ボート4は、前記アドレスバスAB。
データバスDB及び制御用バスCB&?:接続され、マ
イクロプロセッサユニット5に対してインターフェイス
を行う。又、9はブザー音発音体(BUZ)であり、駆
動回路(DR)1.0によって駆動されるallIi時
計回路(CLOCK)である。該入出力ボート4はこれ
らの入出力装置に対して信号の入出力を行うわけで、前
記発音体駆動回路10に対して駆動信号を出力し、前記
時計回路11に対して時刻データの入出力を行う。
イクロプロセッサユニット5に対してインターフェイス
を行う。又、9はブザー音発音体(BUZ)であり、駆
動回路(DR)1.0によって駆動されるallIi時
計回路(CLOCK)である。該入出力ボート4はこれ
らの入出力装置に対して信号の入出力を行うわけで、前
記発音体駆動回路10に対して駆動信号を出力し、前記
時計回路11に対して時刻データの入出力を行う。
12は外部にデータレコードやプリンタ、パソコン等の
入出力装置や拡張メモリを接続するためのコネクタであ
る。
入出力装置や拡張メモリを接続するためのコネクタであ
る。
なお、前記マイクロプロセッサユニット5は前記制御部
2へ同期信号HAと表示のオン/オフ信号DISPを出
力し、又、前記表示部1ヘパツクプレ一ト信号Ho〜1
4を出力する。該制御部2は該表示部1の各セグメント
に対応した表示用メモリを内蔵しており、各ビットが対
応している。つまり、表示パターンに対応したビットパ
ターンを上記表示用メモリに書き込むことにより、表示
部1において、所望の文字やシンボルの表示が行なわれ
る。
2へ同期信号HAと表示のオン/オフ信号DISPを出
力し、又、前記表示部1ヘパツクプレ一ト信号Ho〜1
4を出力する。該制御部2は該表示部1の各セグメント
に対応した表示用メモリを内蔵しており、各ビットが対
応している。つまり、表示パターンに対応したビットパ
ターンを上記表示用メモリに書き込むことにより、表示
部1において、所望の文字やシンボルの表示が行なわれ
る。
次に、マージしたプログラムのラインナンバーが、もと
もと記憶されているプログラムのラインナンバーと連続
している場合、−家のプログラムとなる原理を説明する
。
もと記憶されているプログラムのラインナンバーと連続
している場合、−家のプログラムとなる原理を説明する
。
ここで、もともと記憶されているプロ゛−ダラムをTE
XT、マージするプログラムをMERGEとする。
XT、マージするプログラムをMERGEとする。
プログラムを一本化するために、TEXTの最後のライ
ンのラインナンバーとMERGEの最初のラインのライ
ンナンバーの大小比較を行う。
ンのラインナンバーとMERGEの最初のラインのライ
ンナンバーの大小比較を行う。
上記の実行処理を第2図に示すフローチャートで解説す
る。
る。
マージ(MERGE )命令があると(n+ ステップ
)、(MERGEの先頭アドレスを記憶しているレジス
タMRGTXTを2バイトのカウンタSMLに転送する
(nzステップ)。なお、TEXTの先頭アドレスはレ
ジスタTXTに記憶されており、マージする前はTXT
=MRGTXTである。
)、(MERGEの先頭アドレスを記憶しているレジス
タMRGTXTを2バイトのカウンタSMLに転送する
(nzステップ)。なお、TEXTの先頭アドレスはレ
ジスタTXTに記憶されており、マージする前はTXT
=MRGTXTである。
続いて、カセットテープ等に記憶されているプログラム
をマージする(n3ステツプ)。マージ後、両プログラ
ムは第3図に示すフォーマットでRAM上に記憶され、
レジスタMRGTXTはMERGEの先頭アドレス(R
AMのデータのFFHである。なお、前記Hは16進数
を意味する。以下同様)を記憶している。
をマージする(n3ステツプ)。マージ後、両プログラ
ムは第3図に示すフォーマットでRAM上に記憶され、
レジスタMRGTXTはMERGEの先頭アドレス(R
AMのデータのFFHである。なお、前記Hは16進数
を意味する。以下同様)を記憶している。
そして、MERGEの先頭ラインのラインナンバー(R
AM上で2バイトの16進数で記憶している。)を2バ
イトのレジスタLNO1にロードする(n4ステツプ)
。さらに、カウンタsMLの内容を2バイトのポインタ
SXにロードしくn5ステツプ)、カウントアツプを行
った(ngステップ)後、該ポインタSXで示されるア
ドレスの内容をレジスタX1にロードする(n7ステツ
プ)。
AM上で2バイトの16進数で記憶している。)を2バ
イトのレジスタLNO1にロードする(n4ステツプ)
。さらに、カウンタsMLの内容を2バイトのポインタ
SXにロードしくn5ステツプ)、カウントアツプを行
った(ngステップ)後、該ポインタSXで示されるア
ドレスの内容をレジスタX1にロードする(n7ステツ
プ)。
ここで、レジスタXIHマージしたプログラムの先頭ラ
インのラインナンバーのH側の情報ヲ表わし、該レジス
タX1がFFHならばプログラムの終了コードであり、
以下の処理を行なわず終了する(nsステップ)。
インのラインナンバーのH側の情報ヲ表わし、該レジス
タX1がFFHならばプログラムの終了コードであり、
以下の処理を行なわず終了する(nsステップ)。
しかし、X1〜F’Fの場合(nsステップ)はSX+
1−8X の処理を行い(nsステップ)、前記ポインターSXで
示されるアドレスのデータをレジスタX2にロードする
(nxoステップ)。この時、該レジスタX2はライン
ナンバーのL側の情報を表わしている。よって、レジス
タXlX2の2ノくイトでラインナンバーが表わせて、
この情報を2/くイトのレジスタL N O’ 2にロ
ードする(n11ステツプ)。
1−8X の処理を行い(nsステップ)、前記ポインターSXで
示されるアドレスのデータをレジスタX2にロードする
(nxoステップ)。この時、該レジスタX2はライン
ナンバーのL側の情報を表わしている。よって、レジス
タXlX2の2ノくイトでラインナンバーが表わせて、
この情報を2/くイトのレジスタL N O’ 2にロ
ードする(n11ステツプ)。
ここで、前記レジスタLNO1と前記レジスタLNO2
の大小比較を行う(ntzステップ)。
の大小比較を行う(ntzステップ)。
もし、
LNO2≧LNO1
ならば、TEXTのラインナンノく−がMERGEのラ
インナンバーより大きいことになり、プログラムを一本
化できないので処理を終了する。
インナンバーより大きいことになり、プログラムを一本
化できないので処理を終了する。
もし、
LNO2<LNOl
ならば、TEXTのラインナンノく−よりMERGEの
ラインナンバーの方が大きいことであり、プロlラムを
一本化できる可能性がある。ただし、T’EXTの最後
のラインのラインナンバーと比較したことにはならない
ので続いて以下の処理を行う。
ラインナンバーの方が大きいことであり、プロlラムを
一本化できる可能性がある。ただし、T’EXTの最後
のラインのラインナンバーと比較したことにはならない
ので続いて以下の処理を行う。
プログラムの1ラインの構成は第4図の様になっており
、1ラインは終了コード即ちENTERコードで区切ら
れている。そこで、ENTERコードのサーチを行う(
n13ステツプ)。すると、前記ポインタSXはENT
ERコードのアドレスを示すわけで、E’NTERコー
ドのサーチ後、再び、 sx+1−sx の処理を行い’n14ステップ)、1バイトデータをレ
ジスターXにロードする(nlsズテップ)。
、1ラインは終了コード即ちENTERコードで区切ら
れている。そこで、ENTERコードのサーチを行う(
n13ステツプ)。すると、前記ポインタSXはENT
ERコードのアドレスを示すわけで、E’NTERコー
ドのサーチ後、再び、 sx+1−sx の処理を行い’n14ステップ)、1バイトデータをレ
ジスターXにロードする(nlsズテップ)。
該ロードされたレジスターXの内容は次に続くラインナ
ンバーのH側情報か若し、くけTEXTの終了コニドF
F)I)かである○ もし、X〜FFHならば(n16ステツプ)、比較すべ
きTE、XTのラインナンバーがあることで
ゝありnloステップにフィードバックして上記
処理を反覆する。
ンバーのH側情報か若し、くけTEXTの終了コニドF
F)I)かである○ もし、X〜FFHならば(n16ステツプ)、比較すべ
きTE、XTのラインナンバーがあることで
ゝありnloステップにフィードバックして上記
処理を反覆する。
逆に、もし、X=FFHならば(nxaステップ)TE
XTのラインナンバーを全て比較し、プログラムを一本
化するために、MERGEの先頭に記憶しているコード
FFHをカットしくn17ステツプ)、TEXTとME
RGEを一本化する。その後、カウンタSMLをレジス
タMRGTXTに転送しくnlsステップ)、プログラ
ムの一本化の統合処理を完了する。
XTのラインナンバーを全て比較し、プログラムを一本
化するために、MERGEの先頭に記憶しているコード
FFHをカットしくn17ステツプ)、TEXTとME
RGEを一本化する。その後、カウンタSMLをレジス
タMRGTXTに転送しくnlsステップ)、プログラ
ムの一本化の統合処理を完了する。
次に、メモリーに既に記憶されているプログラムに対し
て複数の既にマージされたプログラムをみマージプログ
ラムとして選択する処理につき述べる。
て複数の既にマージされたプログラムをみマージプログ
ラムとして選択する処理につき述べる。
これをRAM上に記憶されたフォーマットで示せば第5
図及び第6図の通りとなる。即ち、第5図の如く、プロ
グラムAにプログラムBをマージする。よって、該プロ
グラムBがマージプログラムMとなる。そして、第6図
の如く、プログラムCに該プログラムA及びプログラム
Bをマージし一本化する。すると、マージされたのはプ
ログラムAとプログラムBであるが、最後に存在するプ
ログラムBをサーチし、マージプログラムMとするので
ある。
図及び第6図の通りとなる。即ち、第5図の如く、プロ
グラムAにプログラムBをマージする。よって、該プロ
グラムBがマージプログラムMとなる。そして、第6図
の如く、プログラムCに該プログラムA及びプログラム
Bをマージし一本化する。すると、マージされたのはプ
ログラムAとプログラムBであるが、最後に存在するプ
ログラムBをサーチし、マージプログラムMとするので
ある。
上記の実行処理を第7図に示すフローチャートで解説す
る。
る。
゛ 前記した通りの処理を行らた後、プ′ログラムCの
先頭アドレスをぶインターSXに記憶させる(n;ステ
ップ)。そして、1ラインの終了コード即ちgNTgg
コードのサーチを行う(nzステップ)。なお、該ポイ
ンターSXは順次カウントアツプされ(n3ステツプ)
、ENTERコードが存在するアドレスを示している。
先頭アドレスをぶインターSXに記憶させる(n;ステ
ップ)。そして、1ラインの終了コード即ちgNTgg
コードのサーチを行う(nzステップ)。なお、該ポイ
ンターSXは順次カウントアツプされ(n3ステツプ)
、ENTERコードが存在するアドレスを示している。
続いて、
SX+1−8X
の処理を行い、ポインターSXで示されるアドレスの内
容をレジスターXにロードする(rzステップ)。
容をレジスターXにロードする(rzステップ)。
ここで、該レジスターXの判別を行い、X←FFHなら
ば(ns ステップ)プログラムCが存在するわけで、
n2ステツプにフィードバックして上記の操作を反覆す
る。逆に、X=FFならば(n5ステツプ)プログラム
Cが終了したことであり、このときポインターSXの内
容がプログラムBの終了アドレスと一致するか否かの判
定を行う(n6ステツプ)。もし、ポインターSXの内
容がプログラムBの終了アドレスと一致した場合はレジ
スタMRGTXTの内容がマージプログラムの先頭アド
レスとなる。逆に、ポインターSXの内容がプログラム
Bの終了アドレスと一致しない場合は、該ポインターS
Xの内容即ちプログラムAの先頭アドレスをレジスター
MRGTXTに転送する(nyステップ)。そして、n
2ステツプにフィードバックし、上述の処理を反覆する
。
ば(ns ステップ)プログラムCが存在するわけで、
n2ステツプにフィードバックして上記の操作を反覆す
る。逆に、X=FFならば(n5ステツプ)プログラム
Cが終了したことであり、このときポインターSXの内
容がプログラムBの終了アドレスと一致するか否かの判
定を行う(n6ステツプ)。もし、ポインターSXの内
容がプログラムBの終了アドレスと一致した場合はレジ
スタMRGTXTの内容がマージプログラムの先頭アド
レスとなる。逆に、ポインターSXの内容がプログラム
Bの終了アドレスと一致しない場合は、該ポインターS
Xの内容即ちプログラムAの先頭アドレスをレジスター
MRGTXTに転送する(nyステップ)。そして、n
2ステツプにフィードバックし、上述の処理を反覆する
。
その結果、最終的にプログラムBがマージプログラムと
して取り扱われる。つまり、プログラムBの先頭アドレ
スがレジスターMRGTXTに記憶される。従って、以
降はプログラムBについてのみプログラムの修正が可能
となる。
して取り扱われる。つまり、プログラムBの先頭アドレ
スがレジスターMRGTXTに記憶される。従って、以
降はプログラムBについてのみプログラムの修正が可能
となる。
く効 果〉
以上の様に本発明によれば、プログラムをライン及びラ
インナンバーとして記憶するプログラム計算機において
、メモリに既に記憶されているプログラムに対して別の
プログラムをマージした場合、前記両プログラムのライ
ンナンバーの大小関係を比較し該両プログラムのライン
ナンバーの順序が揃っていると判別されると、両プログ
ラムを統合化するようにしたから、複数のプログラムが
マージ後、一本のプログラムとして取り扱え、ソフト開
発上極めて便利である。
インナンバーとして記憶するプログラム計算機において
、メモリに既に記憶されているプログラムに対して別の
プログラムをマージした場合、前記両プログラムのライ
ンナンバーの大小関係を比較し該両プログラムのライン
ナンバーの順序が揃っていると判別されると、両プログ
ラムを統合化するようにしたから、複数のプログラムが
マージ後、一本のプログラムとして取り扱え、ソフト開
発上極めて便利である。
第1図は本発明の実施例に係るプログラム計算機のブロ
ック構成図、第2図は前記プログラム計算機の処理フロ
ーチャート図、第3図は前記プログラム計算機のRAM
上のプログラム記憶のフォーマットを示す図、第4図は
前記プログラム計算機のプログラムのライン構成を示す
図、第5図及び第6図はRAM上のプログラム記憶のフ
ォーマットを示す図、第7図は前記プログラム計算機の
処理フローチャート図である。 第5図 第6図 第7図
ック構成図、第2図は前記プログラム計算機の処理フロ
ーチャート図、第3図は前記プログラム計算機のRAM
上のプログラム記憶のフォーマットを示す図、第4図は
前記プログラム計算機のプログラムのライン構成を示す
図、第5図及び第6図はRAM上のプログラム記憶のフ
ォーマットを示す図、第7図は前記プログラム計算機の
処理フローチャート図である。 第5図 第6図 第7図
Claims (1)
- 【特許請求の範囲】 1、プログラムをライン及びラインナンバーとして記憶
するプログラム計算機であって、 メモリーに既に記憶されているプログラムに対して別の
プログラムをマージした場合、前記両プログラムのライ
ンナンバーの大小関係を比較し、該両プログラムのライ
ンナンバーの順序が揃っていると判別されると、両プロ
グラムを統合化するようにしたことを特徴とするプログ
ラム計算機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12676284A JPS615347A (ja) | 1984-06-18 | 1984-06-18 | プログラム計算機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12676284A JPS615347A (ja) | 1984-06-18 | 1984-06-18 | プログラム計算機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS615347A true JPS615347A (ja) | 1986-01-11 |
Family
ID=14943291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12676284A Pending JPS615347A (ja) | 1984-06-18 | 1984-06-18 | プログラム計算機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS615347A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63183655U (ja) * | 1987-05-18 | 1988-11-25 |
-
1984
- 1984-06-18 JP JP12676284A patent/JPS615347A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63183655U (ja) * | 1987-05-18 | 1988-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0435499B1 (en) | Method and apparatus for software monitoring and development | |
EP0043416A2 (en) | Storage addressing control apparatus | |
EP0250130A2 (en) | A method and apparatus for identifying the precision of an operand in a multiprecision floating-point processor | |
JPS615347A (ja) | プログラム計算機 | |
JPS61123959A (ja) | 着脱自在なメモリモジユ−ルを有する電子機器 | |
JPS60186928A (ja) | 小型電子計算機の表示方法 | |
JPS56114047A (en) | Execution system of electronic computer | |
JPH0776895B2 (ja) | 携帯用小型機器 | |
JPS60191355A (ja) | 電子式計算機 | |
US4780825A (en) | Text compiling device | |
JPS63226764A (ja) | 高速浮動小数点演算システム | |
JPS6316079Y2 (ja) | ||
JPH0319578B2 (ja) | ||
JPH0537314Y2 (ja) | ||
JPH064331A (ja) | 10進チェック回路 | |
JPH11126200A (ja) | ベクトル処理装置 | |
JP3216325B2 (ja) | マイクロプロセッサ | |
KR880009300A (ko) | 연산 처리 장치 | |
JPH023219B2 (ja) | ||
JPS623294A (ja) | ビツトマツプム−バ− | |
JPS6225346A (ja) | 電子ジヤ−ナルフアイル構成方式 | |
JPS6250854B2 (ja) | ||
JPS6294891A (ja) | 表示装置 | |
JPH0315953A (ja) | 情報処理装置 | |
JPS5876929A (ja) | 音声機器に於けるキ−入力制御方式 |