JPS613253A - プログラム計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はプログラム計算機に関するものである。

〈従来技術〉 一般に、プログラム計算機において、大容量のメモリ空
間をアクセスする必要がある場合、バンク切換えが行な
われている。

しかし、従来のバンク切換え方法はメモリー空間の一部
をすげかえる方法であるため、一つのバンクでメモリー
空間を大容量に拡張することはできない。さらに、バン
ク切換えのだめの処理が繁雑で処理速度が低下する問題
もある０ 〈発明の目的〉 本発明は上記の事情に鑑み、メモリー空間をチップを別
々にすることで主空間と副空間に分けて、該主空間にプ
ログラムエリア並びにデータエリアを設け、又、該副空
間にデータエリアを設けて、データフェッチの場合はチ
ップセレクトを行う様にしたプログラム計算機を提供す
ることを目的とする。

〈実施例〉 以下、本発明の構成を実施例に即して述べる。

第１図に本実施例のシステム構成図を掲げた０同図にお
いて、■は液晶表示素子（ＬＣＤ）より成る表示部であ
り、制御部（ＤＳＣ）２によって文字表示若しくはシン
ボルセグメントの点灯制御が成される。又、３はキー人
力装置であり、入出力ポート（１１０ＰＯＲＴ　）４よ
りキーストローブ信号が入力され、キーリターン信号が
マイクロプロセッサ二二ノ）（ＭＰＵ）５に出力される
。

上記マイクロプロセッサユニット５はデータバスＢｌ　
　、アドレスバスＢ２及び制御用バスＢ３を介してメモ
リーＳＹ、ＣＭ及びＡＭと接続される０該メモＩＪｓＹ
はＲＡＭで構成され、各種レジスタ、フラッグ（ＡＭＦ
はフラッグを表わしている。）若しくはバッフ７又はベ
ーシック（Ｂａｓｉｃ）等のユーザープログラムが記憶
される。該メモリーＣＭはＲＯＭで構成され前記マイク
ロプロセッサユニット５の動作実行のためのプログラム
（制御用プログラム）が固定的に書き込まれているメモ
リーである０なお、前記マイクロプロセッサユニット５
は内部のＲＯＭにも前記プログラムの一部を書き込んで
いる。該メモＩＪ−ＡＭもＲＯＭで構成されべ一ノック
（Ｂａｓｉｃ）等のプログラムによるアプリケーション
プログラムが固定的に書き込まれている。

前記バスＢｌ　、Ｂ２　、Ｂ３はコネクター６によって
メモリーモジュールのメモリーＭＭと結ばれる。

このメモリー　Ｍ　ＭはＲＡＭにより構成され本体内の
メモＩＪ　−Ｓ　Ｙの拡張のために使用される。

前記入出力ポート４は前記データバスＢｌ　　、アドレ
スバスＢ２及び制御用バスＢ３に接続され、前記マイク
ロプロセッサユニット５に対してインターフェイスを行
う。

図中、７は外部のデータレコーダーやプリンタ等の入出
力装置や拡張メモリーを接続するためのコネクターであ
る。又、８はブザー音発音体（ＢＵＺ）であり駆動部（
、ＤＲ）’９にて駆動される。１０は時計回路（ＣＬＯ
ＣＫ）である。そして、前記入出力ポート４は、該駆動
部９に対して駆動信号を出力し、該時計回路１０に対し
て時刻データの入出力を行う。

なお、マイクロプロセッサユニット５は前記制御部２へ
同期信号ＨＡと表示の０Ｎ１０ＦＦ信号ＤＩＳＰを出力
し、又、表示部１へはバックプレート信号Ｈを出力する
。こうして、該制御部２は該表示部１の各セグメントに
対応した表示用メモリーを内蔵しており、各ビットが対
応している。

つまり、表示パターンに対応したビットパターンを書込
むことにより所望の文字やシンボルの表示が行なわれる
。

第２図に本実施例の全メモリー空間を載せた。

同図において、ＰＭは前記マイクロプロセッサユニット
（第１図のＪ）の内部にあるＲ　ＯＭのエリアである。

ＳＹ、ＣＭ、ＡＭ及びＭＭは前記第１図のメモリーに対
応している。この通り、アドレス８０００乃至ＦＦＦＦ
では主たるメモリー空間にメモリーＣＭ即ちマイクロプ
ロセッサユニット実行のだめのプログラムが格納され、
副のメモリー空間にメモリーＡＭ即ちアプリケーション
プログラムが格納されている。

第３図は前記第２図の２つのメモリ空間とマイクロプロ
セッサユニット（第１図の５）との関係を示すもので、
メモＩＪ　−ＣＭはチップセレクト信号Ｃ５Ｉで、メモ
ＩＪ　−Ａ　Ｍはチップセレクト信号Ｃ５２によって選
択される。又、他のメモＩＪ−ＭＭ、ＳＹは該信号Ｃ５
Ｉをデコードした信号により選択される。

ここで、上記チップセレクト信号の発生回路につき第４
図にて説明する。この回路はマイクロプロセッサユニッ
ト（第１図の５）内に存在する。

フリップフロップＦ１の出力信号が１であればデータを
フェッチする場合に発生される信号即ちデータＣＥがチ
ップセレクト信号Ｃ５２となって出力される。又、命令
をフェッチする場合に発生される信号即ち命令ＣＥがチ
ップセレクト信号Ｃ５Ｉとなって出力される。他方、フ
リップフロップＦ１の出力信号が０であればデータをフ
ェッチする場合に発生される信号即ちデータＣＥがチッ
プセレクト信号Ｃ５Ｉとなって出力される。

従って、命令をフェッチすれば、該命令はメモリーＣＭ
よシフエッチされ、フリップ７０ツブＦ１の出力信号が
Ｏでデータをフェッチすれば該データはメモリーＭＭ或
いはＳＹよりフェッチされ、フリップフロップＦｌの出
力信号が１でデータをフェッチすれば該データはメモリ
ーＡＭよりフエ。

ツチされる。　　　゛ 第５図は電源ＯＮ時等のイニシャライズ処理の一部につ
いて示したフローチャートである。

まず、バンク切換メモリーの有無即ちメモリーＡＭが存
在するかどうか判別され、もしバンク切換メモリーが有
れば（メモＩＪ　＝　Ａ　Ｍが存在すれば）フラッグＡ
ＭＦがセットされ、逆にバンク切換メモリーが無ければ
（メモＩＪ　−Ａ　Ｍが存在しなけ九ば）メモリーモジ
ュールの拡張につき判別を行うステップに移る。このメ
モリーモジュールの拡大とは該メモリーモジュールが１
６Ｋか又は８Ｋかを識別するものである。以上の各判別
処理の結果、夫々のテキストエリアが設定される。こう
して、ベーシック等のユーザープログラム或はアプリケ
ーションプログラムのスタートアドレスを示すポインタ
ＸＨＸＬが設定される。

第６図にユーザープログラム或いはアプリケーションプ
ログラムの実行を指示する命令を実行した場合の処理を
示すフローチャートを掲げた。

実行命令Ｒ１ＪＮがあると、最初前記７ラソグＡＭＦに
よってＡＭＦ＝１ならばつまりメモリーＡＭが存在すれ
ばフリップフロップＦｅをセフ）Ｌデータをロードする
。もし、メモリーＡＭが存在しない場合はフリップフロ
ップＦ１　をリセットしたままデータをロードする。そ
して、データをロードした後、前記データポインタＸＨ
ＸＬをカウントアツプし次のロードに備える。その後、
フリップフロップＦｌをリセットする。ａ−ドしたデー
タによって処理が行なわれる。なお、マイクロプロセッ
サユニット（第１図の５）の実行のだめのプログラムの
プログラムカウンタは上記のデータポインタＸＨＸＬ　
とは別に１６ビツトレジスタを備えている。そして、こ
の２つのポインタの内容はアドレスマルチプレクサによ
り切換えられてアドレスバスに出力される。

第６図においては一つのデータをロードする毎にフリッ
プフロップＦｌ　の信号を切換える様にしたが、例えば
主たるメモリー空間のメモリーＭＭ。

ＳＹをアクセスしない間はフリップフロップＦｌの出力
信号が１つまりチップセレクト信号Ｃ５２を出力したま
ま複数バイトのデータをロードすることも可能である。

なお、上記実施例においては、第２図の通り、３２にバ
イトのＲＯＭをバンク切換えによって拡張するものであ
ったが、その容量は主たるメモリー空間と基本的に同容
量のＲＯＭ或いはＲＡＭにできる。

〈効　果〉 以上の様に本発明のプログラム計算機によ八ば、チップ
を別体にしてデータエリアを有するメモリ空間を複数に
してデータフェッチの場合にチップセレクトによってデ
ータをアクセスする様にしたので、バンク切換えの処理
が単純化でき、処理速度の低下を防止できる。

【図面の簡単な説明】

第１図は本発明の実施例に係るプログラム計算機のブロ
ック図、第２図は同プログラム計算機の全メモリー空間
図、第３図は同プログラム計算機のメモリー空間とマイ
クロプロセッサユニツトトの関係図、第４図は同プログ
ラム計算機のチップセレクト信号発生回路図、第５図は
同プログラム計算機のイニシャライズ処理のフローチャ
ート、第６図は同プログラム計算機のプログラム実行処
踵のフローチャートである。 ５・・マイクロプロセッサユニ７　）、ｐＭ、ＭＭ。 ＳＹ、ＣＭ・主メモリー空間を構成するメモリー、ＡＭ
・・・副メモリー空間を構成するメモリー、Ｃ５Ｉ。 Ｃ５２・・チップセレクト信号。 代理人　弁理士　福　士　愛　彦（他２名）第２図 第３［２］ 第４図 第５図

Claims (1)

【特許請求の範囲】
1. １、プログラムエリア並びにデータエリアの設けられた
   メモリー空間を有するチップとデータエリアの設けられ
   た空間を有するチップを別々に設け、データフェッチの
   場合チップセレクトを行う様にしたことを特徴とするプ
   ログラム計算機。