JPS61188631A - スタツクアクセス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機等で用いられるスタックのためのポ
インタ出力手段を改善したスタックアクセス装置に関す
る。　　・ 電子計算機等では、データや制御情報を格納するための
手段としてスタックと呼ばれる記憶装置が用いられてい
る。この種の記憶装置のアクセスに際してポインタと呼
ばれるアドレスによりアクセスしたい記憶領域を指定し
てその領域へのアクセスを可能にしている。そして、そ
のポインタは通常、その指定する領域が変わる毎にその
ポインタを求めるための演算を行なっている。又、他の
ポインタを求めた後に、又同じポインタを求めることが
頻繁に生ずる場合もある。

従って、この種の処理の高速化が損なわれるばかりでな
く、そのハードウェア構成によっては他の処理系にその
影響が及ぶことになり、その結果として、システム全体
の性能を低下させる要因にもなる。

〔従来の技術〕

従来のスタックアクセス装置は第３図に示すように、ス
タックａをアクセスするためのスタックポインタレジス
タを１つ又は複数（スタソクポインタレジスタ＃１及び
＃２）を備えてこれらレジスタのスタックポインタがマ
ルチプレクサｂを経てスタックａへ供給されてそのアク
セスを行ない得るように構成されている。このスタック
アクセス装置において、スタックポインタが指している
位置（第４図の５ＴＰ）から遡ったスタックの途中のス
タック位置■をアクセスしたい場合には、そのスタック
ポインタからスタックアドレスの変位値だけ差し引いて
スタックポインタ値を求めてスタック位置■をアクセス
することになる。

〔発明が解決しようとする問題点〕

このようなスタックアクセス態ｉにおいては、スタック
ポインタ値を求めるために、電子計算機に内蔵されたＡ
ＬＵが用いやれることになるが、その演算期間中はＡＬ
Ｕを用いての他の演算を行なうことができず、システム
全体としての実行速度が低下する。

又、ＬＩＳＰ言語、ＰＲＯＬＯＧ言語などのようにスタ
ックを用いて命令の実行を行なっていく、言語では、ス
タックをフレームという単位に区切ってその単位毎にス
タックを使うことが多い。そのため、従来のスタックア
クセス方式によれば、フレーム丙のスタックポインタ値
を何度も同じ計算をしなければならない場合が生ずる。

（問題点を解決するための手段〕 本発明は上述した問題点を解決し得るスタックアクセス
装置を提供するもので、その手段はスタックポインタを
用いてスタックをアクセスする装置において、基準ポイ
ンタを格納する手段と、基準ポインタからの一位量を格
納する手段と、前記基準ポインタ及び変位量から前記ス
タックのためのポインタを発生し記憶するポインタ出力
手段とを備えて、記憶された所要のポインタを読み出し
てスタックをアクセスするようにしたものである。

〔作用〕

本発明装置によれば、スタックをアクセスするためのポ
インタは基準ポインタ及び該基準ポインタからの変位量
から予め求められて記憶されている。そして、所要のス
タック位置をアクセスする場合には、このスタック位置
に対応し記憶されているポインタが読み出されてスタッ
クのアクセスに供される。

従って、同じポインタの計算は省略することができる。

又、ポインタの生成にそれ専用のＡＬＵを用意すれば、
システムの汎用ＡＬＵをその他の演算に供す゛ることが
できる。

〔実施例］ 以下、添付図面を参照しながら本発明の詳細な説明する
。

第１図は本発明の一実施例を示す。この実施例はスタッ
クｌがフレーム構成である場合の例である。２はポイン
タメモリで、このメモリにはフレーム大きさ分の語の各
々が格納されている。例えば、第２図に示すようにアド
レスＯからアドレス５までにＦＮ、ＭＰＣ３，ＦＰＳ、
ＰＦＰ、　　Ｒｃ。

Ｐ、ＦＬの各制御情報が格納されている。第２図におい
て、ＦＰはフレームポインタ（基準ポインタ）で、ＰＴ
Ｒはポインタである。

ポインタメモリ２には、セレクタ＃２線３上の選択信号
によりマルチプレクサ４を介してポインタメモリ書込み
アドレス線５又はポインタメモリ読み出しアドレス線６
上のアドレスが供給される一方、算術演算ユニット（Ａ
ＬＵ）７からポイン　　−タメモリデータが供給される
ように構成されている。

ポインタメモリ書込みナトレス線５はカウンタ８の出力
に接続されたもので、この線は又変位メモリ９のアドレ
ッシング部に接続されている。変位メモリ９は基準アド
レスからの変位量（例えば、ＦＮ＝Ｏ，ＭＰＣ３＝１．
ＦＰＳ＝２．　　・・・）を格納されている。変位メモ
リ９の出力はＡＩ、Ｕ７の一方の入力に接続されている
。そのＡＬＵ７の他方の入力にはフレームポインタデー
タレジスタ１０の出力が接続されている。１１はカウン
タ８の出力に＋１する加算回路である。　　　　□ポイ
ンタメモリ２の出力はポインタデータレジスタ１２の出
力と共にマルチプレクサ１３に接続され、マルチプレク
サ１３がどちらの出力をスタック１のアドレッシング部
に接続させるかの制御はセレクタ性１線１４上の信号に
よって決まる。

次に、上述構成の本発明装置の動作を説明する。

本装置においてフレームが新たに設定される度毎に、フ
レームポインタデータがレジスタ１０に設定されると共
にカウンタ８が起動されてそこからポインタメモリ２に
対してはポインタメモリ書込みアドレスとなり、変位メ
モリ９に対しては変位メモリ読み出しアドレスとなるカ
ウント値が順次に出力される。

変位メモリ９から読み出された変位データはレジスタｌ
Ｏからのフレームポインタデータ（基準ポインタ）と加
算されてＡＬＵ７から出力される。

この出力値（ポインタメモリデータ）はこの時刻にセレ
クタ＃２線３上の信号によりカウンタ８の出力即ちポイ
ンタメモリ書込みアドレスを受けているポインタメモリ
２に書き込まれる。

上述の如く新たに設定されたフレーム内の制御情報例え
ばＰＰＰをアクセスするときには、ポインタメモリ読み
出しアドレス線６、そしてマルチプレクサ４を経てポイ
ンタメモリ２に供給されるアドレスにより所要のポイン
タをポインタメモリ２から読み出してそのポインタをマ
ルチプレクサ１３を介してスタック１に供給して例えば
ＰＰＰをスタック２から読み出す。

なお、上記実施例におけるＡＬＵ７をシステムの汎用Ａ
、ＬＵで代替してスタックフレーム内の同一のポインタ
計算を省略し得るメリットだけを享受するようにしても
よい。

〔発明の効果〕

以上説明したように本発明によれば、 ■同じポインタの計算を省略することができ、■染イン
クの生成にそれ専用のＡＬｔＪを設ければ、システムの
汎用ＡＬＵをその他の演算に供することができる。

■従って、システム全体の処理速度の向上に寄与する、
等の効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図はスタック
のフレーム構成を示す展開図、第３図は従来装置構成例
を示す図、第４図は第３図装置のスタック内容を展開し
て示す図である。 図において、１はスタック、２はポインタメモリ、４．
１３はマルチプレクサ、７はＡＬＵ、８はカウンタ、９
は変位メモリ、１０はフレームポインタデータレジスタ
、１１は加算回路、１２はポインタデータレジスタであ
る。 第２図

Claims (2)

【特許請求の範囲】
1. （１）ポインタを用いてスタックをアクセスする装置に
   おいて、基準ポインタを供給する手段と、基準ポインタ
   からの変位量を格納する手段と、前記基準ポインタ及び
   変位量から前記スタックのためのポインタを発生し記憶
   するポインタ出力手段とを備えて、記憶された所要のポ
   インタを読み出して前記スタックをアクセスするように
   したことを特徴とするスタックアクセス装置。
2. （２）前記ポインタ出力手段は前記スタックを組み込ん
   だシステムの汎用演算装置とは別個の専用演算装置を含
   んで構成されたことを特徴とする特許請求の範囲第１項
   記載のスタックアクセス装置。