JPH01156847A - メモリアクセス処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スワップ方式のキャッシュメモリを内部に備
えたメモリアクセス処理装置に関する。

〔従来の技術〕

この種のスワップ方式のキャッシュメモリを内部に備え
たメモリアクセス処理装置においてはメモリアクセスの
処理はすべてキャッシュ内で行なうため、要求元からの
書込み指定に対してもキャッシュ内のみ書込みを行なう
だけで主記憶装置に書込みを行なわない。したがって、
通常状態できキャッシュの内容と主記憶装置の内容は不
一致であるため新たなアクセスによってキャッシュの内
容が塗り換えられる時にキャッシュの内容を主記憶装置
へ書き戻して一致性を保証している。この時キャッシュ
の内容が書き換えられたかどうかを示す情報、すなわち
Ｍビットを持ち、これが書き換えを示していた時にのみ
主記憶装置への自込みを行なうようにしてむだなメモリ
アクセスを出さないように制御されている。このため、
要求元からの書込み要求に対して対応するアドレスの内
容がキャッシュに存在した場合にはそのＭビットが書ぎ
換えを示しているかどうかを調べ、書き換えを示してい
なかったならば新たに書き換えを示すように書込まなけ
ればならない（この処理をＭビットの登録と呼ぶ）。

このような処理は入出力装置または演算処理装置からの
連続したメモリアクセスの要求を一連のレジスタで持ち
回り連続的に処理し、その処理が一連のパイプラインの
流れのなかで終了しなかった場合にはパイプラインのは
じめに戻って再び同じパイプラインの流れの中で処理を
行なうような循環的なパイプライン構成の処理装置にお
いては一連のパイプラインの１回の処理では不可能であ
るため、−度パイブラインのはじめに戻して二回目の処
理で書込みを行なっている。このとき従来の装置では、
要求元からのアクセス要求かあってもＭビットの自込み
を優先させるように制御されていて、要求元の処理を持
たすように制御されていた。

（発明が解決しようとする問題点） 上述した従来の方式は、Ｍビットの書込みを優先させて
いるため、要求元からの要求がＭビットの書込みに重な
った時は要求元の処理が持たされてしまい性能が低下す
るという欠点がある。

（問題点を解決するための手段） 本発明は、入出力装置または演算処理装置と主記憶装置
に接続され、主記憶装置の内容の一部の写しを保持する
データアレイとデータアレイの内容が主記憶装置のどの
部分に対応するかを示す情報を保持するアドレスアレイ
を有し、入出力装置または演算処理装置からのメモリア
クセスの要求がデータアレイ内で処理可能な場合にはそ
の要求が自込み読出しにかかわらずデータアレイ内での
み処理するようなスワップ方式のキャッシュを有し、入
出力装置または演算処理装置からの連続したメモリアク
セスの要求を一回のレジスタで持ち回り連続的に処理し
、その処理が一連のパイプラインの流れのなかで終了し
なかった場合にはパイプラインのはじめに戻って再び同
じパイプラインの流れの中で処理を行なうような循環的
なパイプライン構成のメモリアクセス処理装置において
、データアレイの内容が書き換えられたかどうかを示す
Ｍビットを記憶する複数のＭビット記憶手段と、そのＭ
ビットの書込みアドレスを保持するアドレス保持手段と
、Ｍビット記憶手段のアドレスとして要求元のアドレス
とアドレス保持手段のうちどちらか一方を選択する選択
手段とを有している。

〔作用〕

あるＭビット記憶手段に選択手段を通して要求元のアド
レスを送り、アドレスアレイの索引と同時に対応するア
ドレスのＭビットを読出し、また他のＭビット記憶手段
には選択手段を通してアドレス保持手段のアドレスを送
りＭビットの書込みをおこなう。

このようにしてＭビットの書込みとアドレスアレイの索
引を同時に行なうことができる。

（実施例） 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のメモリアクセス処理装置の一実施例を
示す図である。

入出力装置、演算処理装置などの要求元１０１〜１０３
からのメモリアクセスの要求がそれぞれの受付回路２０
１〜２０゛３で受はイ］けられる。受付けられた要求は
選択手段２０４によりその中の一つが選ばれて処理され
る。受付けられた要求元のアドレスはアドレスレジスタ
３０１に送られ、その下位のアドレスでアドレスアレイ
３０２の内容が読出され、比較手段３０３によりアドレ
スアレイ３０１の上位アドレスと比較され、要求元の要
求するアドレスの内容が対応するデータアレイ４０３の
中に存在するかどうか調べられる（このような一連の動
作をアドレスアレイの索引と呼ぶ）。このようなアドレ
スアレイの索引の結果、データアレイ４０３のなかに要
求データが存在する場合（この場合をヒツトと呼ぶ）に
はアドレスレジスタ３０１の内容をアドレスレジスタ４
０１へ送り、要求元の要求内容に応じてリードまたはラ
イトの処理をデータアレイ４０３内で処理する。

また、アドレスアレイの索引の結果データアレイ４０３
の中に存在しないことがわかった場合（この場合をミス
と呼ぶ）は、主記憶装置６０１−のアクセスを行ない必
要な内容を主記憶装置６０１から読出し、要求がリード
であれば要求元に必要なデータを送り同時にデータアレ
イ４０３に書込み、またライトであれば書込みデータと
主記憶装置６０１の読出しデータを合成したあとデータ
アレイ４０３に書込みを行なう。このときＭビット記憶
手段３０５，３０６のなかの対応するＭビットを選択手
段３０９によりどちらかを選択して読出し、これが“１
Ｈで対応するデータアレイ４０３の内容が書き換えられ
ていたかどうか調べる。この結果もし泪き換えられてい
ることを示していたならば、アドレスアレイ３０２の内
容が読出されているスワップアドレスレジスタ４０２の
示すアドレスを選択手段４０４を通して主記憶装置６０
１に送り、そのアドレスにデータアレイ４０３の内容を
、先の主記憶装置読出しの前に書込んでおく（この動作
をスワップアウトと呼ぶ）。

次に、Ｍビット記憶手段３０５，３０６へのＭビットの
登録方法について詳細に説明する。要求元の要求がライ
トの場合でアドレスアレイ３０２を索引した結果ヒツト
であった場合には同時にＭビット記憶手段３０５または
３０６からＭビットを読出す。この結ＩＭビットが０”
で未だ一度も讃き換えられていないことを示していた場
合は、従来の装置ではアドレスアレイ３０１にある要求
元のアドレスをアドレスレジスタ４０１、アドレスレジ
スタ５０１と持ち回り、再びアドレスレジスタ３０１に
送り、このアドレスでＭビット記憶手段３０５または３
０６の対応する方にＭビット−“１”を書込む。この場
合従来の装置ではＭビットはアドレスアレイ３０２のな
かにアドレスといっしょに持たれていたためこのＭビッ
トの書込み時にもし要求元からメモリアクセスの要求が
有ってもＭビットの書込みを優先しなければならず要求
元の処理の索引によるアドレスアレイ４０１の読出し処
理を待ち合わせなければならなかった。

ところが、本実施例では、Ｍビット記憶手段３０５．３
０６をアドレスアレイ３０２とは独立に持ちアドレスの
下位の１ビツトで２つに分けられるようにしてこのビッ
トが異なれば両方の処理ができるようにし、しかもその
登録アドレスをアドレス保持手段３０４で独立に保持す
るように構成されている。この場合Ｍビットの登録があ
るとそのアドレスはアドレスレジスタ５０１からアドレ
ス保持手段に３０４に送られる。

このようにしてアドレスレジスタ３０１の示すアドレス
とアドレス保持手段３０４の示すアドレスの上記の１ビ
ツトが異なれば両方の処理、すなわちアドレスアレイ３
０２の索引と一緒に行なうＭビットの読出しのための処
理とＭビットの書込みのための処理を同時に行なうこと
ができる。本実施例では、Ｍビット記憶手段３０５に選
択手段３０７を通してアドレスレジスタ３０１のアドレ
スを送り、アドレスアレイ３０２の索引と同時に対応す
るアドレスのＭビットを読出し、またＭビット記憶手段
３０６には選択手段３０８を通してアドレス保持手段３
０４のアドレスを送りＭビットの書込みをおこなう。

このようにしてＭビットの書込みとアドレスアレイの索
引を同時に行なうことができる。

本実施例では、Ｍビット記憶手段を２重において例で説
明したがこれを何重にもしてさらに性能を上げられるこ
とは自明である。

〔発明の効果） 以上説明したように本発明は、Ｍビット記憶手段を複数
持ち、Ｍビット記憶手段の書込みアドレスを保持するア
ドレス保持手段を独立に持つことにより、アドレスアレ
イの索引にともなうＭビットの読出しと書込みリクエス
トに伴うＭビットの書込みを並行して行なうことができ
、性能が向上するという効果がある。

【図面の簡単な説明】

第１図は本発明のメモリアクセス処理装置の一実施例を
示す図である。 １０１〜１０３・・・要求元、 ２０１〜２０３・・・受付回路、 ２０４・・・選択手段、 ３０１・・・アドレスレジスタ、 ３０２・・・アドレスアレイ、 ３０３・・・比較手段、 ３０４・・・アドレス保持手段、 ３０５〜３０６・・・Ｍビット記憶手段、３０７〜３０
９・・・選択手段、 ４０１・・・アドレスレジスタ、 ４０２−・・スワップアドレスレジスタ、４０３・・・
データアレイ、 ４０４・・・選択手段、 ５０１・・・アドレスレジスタ、 ６０１・・・主記憶装置。

Claims (1)

1. 【特許請求の範囲】 入出力装置または演算処理装置と主記憶装置に接続され
   、主記憶装置の内容の一部の写しを保持するデータアレ
   イとデータアレイの内容が主記憶装置上のどの部分に対
   応するかを示す情報を保持するアドレスアレイを有し、
   入出力装置または演算処理装置からのメモリアクセスの
   要求がデータアレイ内で処理可能な場合にはその要求が
   書込み読出しにかかわらずデータアレイ内でのみ処理す
   るようなスワップ方式のキャッシュを有し、入出力装置
   または演算処理装置からの連続したメモリアクセスの要
   求を一連のレジスタで持ち回り連続的に処理し、その処
   理が一回のパイプラインの流れのなかで終了しなかった
   場合にはパイプラインのはじめに戻って再び同じパイプ
   ラインの流れの中で処理を行なうような循環的なパイプ
   ライン構成のメモリアクセス処理装置において、 データアレイの内容が書き換えられたかどうかを示すＭ
   ビットを記憶する複数のＭビット記憶手段と、そのＭビ
   ットの書込みアドレスを保持するアドレス保持手段と、
   Ｍビット記憶手段のアドレスとして要求元のアドレスと
   アドレス保持手段のうちどちらか一方を選択する選択手
   段とを有することを特徴とするメモリアクセス処理装置
   。