JPS61156491A - Icカ−ド - Google Patents
Icカ−ドInfo
- Publication number
- JPS61156491A JPS61156491A JP59277714A JP27771484A JPS61156491A JP S61156491 A JPS61156491 A JP S61156491A JP 59277714 A JP59277714 A JP 59277714A JP 27771484 A JP27771484 A JP 27771484A JP S61156491 A JPS61156491 A JP S61156491A
- Authority
- JP
- Japan
- Prior art keywords
- data
- written
- address
- card
- transaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、記憶手段と制御手段とを内蔵し、専用アクセ
ス装量に装着してデータの書込みおよび読出しを行なう
ように構成されたICカードに関する。
ス装量に装着してデータの書込みおよび読出しを行なう
ように構成されたICカードに関する。
[発明の技術的背景とその問題点]
近年、銀行や各種サービス産業分野においては、記憶手
段と制御手段とを内蔵したICカードと、その専用アク
セス装置とによるオンライン型のデータ処理システムが
採用されつつある。
段と制御手段とを内蔵したICカードと、その専用アク
セス装置とによるオンライン型のデータ処理システムが
採用されつつある。
ところでこのシステムには、ICカードに対する書込デ
ータ量がICカードの記憶可能容量を超過した時点、あ
るいはその直前の時点を検出する手段が設けられている
。
ータ量がICカードの記憶可能容量を超過した時点、あ
るいはその直前の時点を検出する手段が設けられている
。
この記憶残量確認手段は、ICカードと独立したブロッ
クとして、専用アクセス装置内に設けられているが、シ
ステムで用いるICカードが多種多様である場合には、
各ICカードの記憶容量に対応させて複数組設けておく
必要があった。
クとして、専用アクセス装置内に設けられているが、シ
ステムで用いるICカードが多種多様である場合には、
各ICカードの記憶容量に対応させて複数組設けておく
必要があった。
また、このようなシステムでは、記憶残量の具体的な表
示が行われていない上、例えば記憶内容が預金取引であ
った場合における預金残高等、ユーザーが常に把Ju
L/ Uおきたい情報の直接表示も行なわれCいなかっ
たので、例えば預金取引を実行しようとした時点でIC
カードの残記憶客用が不足したり、預金残高の不足によ
る無効取引が生じたりするというトラブルが多かった。
示が行われていない上、例えば記憶内容が預金取引であ
った場合における預金残高等、ユーザーが常に把Ju
L/ Uおきたい情報の直接表示も行なわれCいなかっ
たので、例えば預金取引を実行しようとした時点でIC
カードの残記憶客用が不足したり、預金残高の不足によ
る無効取引が生じたりするというトラブルが多かった。
詳述すると、上述したシステムひは取引実行段階でIC
カードの残記憶容量の不足あるいは預金残高の不足等が
生じて取引が中断した時点で初めて、システムの再生処
理(例えばICカードの再発行等)が行われCいたので
、取引に大幅な遅延が生じてしまうのである。
カードの残記憶容量の不足あるいは預金残高の不足等が
生じて取引が中断した時点で初めて、システムの再生処
理(例えばICカードの再発行等)が行われCいたので
、取引に大幅な遅延が生じてしまうのである。
しかして急を要する取引が行われようとしている場合等
には、ユーザーに対しては勿論、各方面に多大な迷惑を
かけてしまうという問題があった。
には、ユーザーに対しては勿論、各方面に多大な迷惑を
かけてしまうという問題があった。
[発明の目的]
本発明はこのような事情に基づいてなされたもので、残
記憶容量や預金残高等、ユーザーが常に把握していたい
情報を直接表示可能とし、取引実行段階におけるトラブ
ルの発生を極力低減せしめることができ、しかも専用の
アクセス装置側には、特に新しい手段を設ける必要のな
いICカードの提供を目的としている。
記憶容量や預金残高等、ユーザーが常に把握していたい
情報を直接表示可能とし、取引実行段階におけるトラブ
ルの発生を極力低減せしめることができ、しかも専用の
アクセス装置側には、特に新しい手段を設ける必要のな
いICカードの提供を目的としている。
[発明の概要1
すなわち本発明のICカードは、ワード単位でデータの
書込みが行なわれる複数の連続した区分記憶領域を有す
る記憶手段と、前記データが潜込みされていない最初の
前記区分記憶領域のアドレスを少くとも一時的に保存す
る書込アドレス保存手段と、予め前記区分記憶領域の総
量を記憶し、少なくともこの総量から前記書込アドレス
保存手段に保存されているアドレスと出込むべきデータ
のワード数とを減算する機能を有した制御手段とを漏え
ていることを特徴としている。
書込みが行なわれる複数の連続した区分記憶領域を有す
る記憶手段と、前記データが潜込みされていない最初の
前記区分記憶領域のアドレスを少くとも一時的に保存す
る書込アドレス保存手段と、予め前記区分記憶領域の総
量を記憶し、少なくともこの総量から前記書込アドレス
保存手段に保存されているアドレスと出込むべきデータ
のワード数とを減算する機能を有した制御手段とを漏え
ていることを特徴としている。
し発明の実施例]
以下本発明の実施例の詳細を図面に基づいて説明する。
第1図は本発明のICカードの内部構成を示すブロック
図である。
図である。
同図において1はワード単位でデータの書込みおよび読
出しが行なわれる複数の連続した区分記憶領域Aを有す
る記憶部である。
出しが行なわれる複数の連続した区分記憶領域Aを有す
る記憶部である。
この記憶部1の各区分記憶順MAの最初の1ビツト(M
S 3− Mo5t 31gn1ficant 3
it)は、書込フラグFにされている。このフラグFが
[ルベル」である区分記憶領域Aはすでにデータが書込
まれている領域であり、フラグFが「0レベル」である
区分記憶領域Aは、その時点ではデータのm込みが行わ
れ゛【いない未使用の領域である。
S 3− Mo5t 31gn1ficant 3
it)は、書込フラグFにされている。このフラグFが
[ルベル」である区分記憶領域Aはすでにデータが書込
まれている領域であり、フラグFが「0レベル」である
区分記憶領域Aは、その時点ではデータのm込みが行わ
れ゛【いない未使用の領域である。
2は後述するアクセスコントローラ、3は記憶部1に書
込むべきデータD1あるいは記憶部1がら続出したデー
タD2を一時的に保存するデータレジスタ、4は外部か
ら指定される記憶部1に対しての続出アドレスD3を保
存する続出アドレスレジスタ、5は記憶部1における、
データが書込まれていない最初の区分記憶領域Aの絶対
アドレスD4を保存する書込アドレスレジスタを示して
いる。
込むべきデータD1あるいは記憶部1がら続出したデー
タD2を一時的に保存するデータレジスタ、4は外部か
ら指定される記憶部1に対しての続出アドレスD3を保
存する続出アドレスレジスタ、5は記憶部1における、
データが書込まれていない最初の区分記憶領域Aの絶対
アドレスD4を保存する書込アドレスレジスタを示して
いる。
次にアクセスコントローラ2の構成について説明する。
この実施例におけるアクセスコントローラ2は、記憶部
1の区分記憶領域Aの総量を記憶している区分記憶領域
総数記憶部6と、この区分記憶領域の総量から書込アド
レスレジスタ5に保存されでいる絶対アドレスD4と専
用アクセス装置(図示せず)側から入力されるか、ある
いはアクセスコントローラ2自身が書込みデータ長を計
紳することによって得られる書込むべきデータのワード
数D5とを減算する機能を有した演算回路7.および演
算回路7の演算結果と値「0」とを比較する比較回路8
とから構成されている。
1の区分記憶領域Aの総量を記憶している区分記憶領域
総数記憶部6と、この区分記憶領域の総量から書込アド
レスレジスタ5に保存されでいる絶対アドレスD4と専
用アクセス装置(図示せず)側から入力されるか、ある
いはアクセスコントローラ2自身が書込みデータ長を計
紳することによって得られる書込むべきデータのワード
数D5とを減算する機能を有した演算回路7.および演
算回路7の演算結果と値「0」とを比較する比較回路8
とから構成されている。
続いて本実施例のICカードの動作について説明する。
まず、記憶部1の書込アドレスは、書込みが行なわれる
毎にその値が順次増加するように制御されでいる。前述
したように記憶部1はワード単位でデータの書込みおよ
び読出しが行なわれるように制御されてd3す、追加ワ
ードの書込みを行なう毎にアドレスが1つずつ増加する
ようにされでいる。
毎にその値が順次増加するように制御されでいる。前述
したように記憶部1はワード単位でデータの書込みおよ
び読出しが行なわれるように制御されてd3す、追加ワ
ードの書込みを行なう毎にアドレスが1つずつ増加する
ようにされでいる。
記憶部1に対するデータの書込みおよび読出しは、すべ
てアクセスコントローラ2によって刈谷口され、占込み
の場合にはデータレジスタ3の内容が書込アドレスレジ
スタ5の示すアドレスに書込まれる。一方、データの読
出しの場合には続出アドレスレジスタ4の示すアドレス
の区分記憶領域へに書込まれ−ているデータがデータレ
ジスタ3に格納される。
てアクセスコントローラ2によって刈谷口され、占込み
の場合にはデータレジスタ3の内容が書込アドレスレジ
スタ5の示すアドレスに書込まれる。一方、データの読
出しの場合には続出アドレスレジスタ4の示すアドレス
の区分記憶領域へに書込まれ−ているデータがデータレ
ジスタ3に格納される。
ここで読出アドレスレジスタ4について説明する。
読出しアドレスレジスタ5の設定は、例えば次の4つの
指示入力を用いそ専用アクセス装置側から行なわれる。
指示入力を用いそ専用アクセス装置側から行なわれる。
(1)読出アドレスを記憶部1の1番最初の区分記憶領
域に設定する。
域に設定する。
(2)読出アドレスを記憶部1のデータ書込済の1番最
後の区分記憶領域に設定する。
後の区分記憶領域に設定する。
(3)続出アドレスを、その時点で指定されているアド
レスを基準として1つ前の区分記憶領域に設定する。
レスを基準として1つ前の区分記憶領域に設定する。
(4)続出しアドレスを、その時点で指定されているア
ドレスを基準として1つ後の区分記憶領域に設定する。
ドレスを基準として1つ後の区分記憶領域に設定する。
一方、書込アドレスレジスタ5は前述したようにデータ
が書込まれていない最初の区分記憶領域の絶対アドレス
を保存しているが、これはICカードの初期化時に記憶
部1を最初の区分記憶領域から順に読出して、書込フラ
グFが初めでrOJになる区分記憶領域を検知すること
により設定され、後は追加ワードの書込みがある毎に書
込まれたワード数分が加算される。
が書込まれていない最初の区分記憶領域の絶対アドレス
を保存しているが、これはICカードの初期化時に記憶
部1を最初の区分記憶領域から順に読出して、書込フラ
グFが初めでrOJになる区分記憶領域を検知すること
により設定され、後は追加ワードの書込みがある毎に書
込まれたワード数分が加算される。
上述したように構成される本実施例のICカードによる
と、以下に示す表示を実現することができる。
と、以下に示す表示を実現することができる。
まず第1に、アクセスコントローラ2は演算回路7によ
り区分記憶領域総数記憶部6に記憶されている値から、
その時点での書込アドレスレジスタ5の内容と、これか
ら書込もうとしているデータのワード数とを減算し、そ
の演算結果を比較回路8により値rOJと比較し、その
結果が1lII「0」以上であった場合には、専用アク
セス装置側に記憶部1の残記憶容量が十分にあることを
示す信号D5を出力しC対応する表示を行なわせる。
り区分記憶領域総数記憶部6に記憶されている値から、
その時点での書込アドレスレジスタ5の内容と、これか
ら書込もうとしているデータのワード数とを減算し、そ
の演算結果を比較回路8により値rOJと比較し、その
結果が1lII「0」以上であった場合には、専用アク
セス装置側に記憶部1の残記憶容量が十分にあることを
示す信号D5を出力しC対応する表示を行なわせる。
一方、前記結果が値「0」よりも小さかった場合にはオ
ーバーフロー、すなわち記憶部1の残記憶容量が不足し
ていることを示す信号D7を出力して対応する表示を行
なわせる。
ーバーフロー、すなわち記憶部1の残記憶容量が不足し
ていることを示す信号D7を出力して対応する表示を行
なわせる。
これらの表示によりユーザーは取引実行時にICカード
の残記憶容量の不足を知ることができる。
の残記憶容量の不足を知ることができる。
第2として、演算回路7における演算結果D8は記憶部
1の残記憶容量を具体的に示す値であるので1その値を
専用アクセス装置側に出力して対応する表示を行なわせ
れば、ユーザーは取引が実行される以前にICカードの
残記憶容量を具体的に知ることができる。
1の残記憶容量を具体的に示す値であるので1その値を
専用アクセス装置側に出力して対応する表示を行なわせ
れば、ユーザーは取引が実行される以前にICカードの
残記憶容量を具体的に知ることができる。
第3として、書込アドレスレジスタ5の内容を専用アク
セス装置側に出力すれば、次に書込まれるべき区分記憶
領域のアドレスを得ることができ、またその値から値「
1」を減痺すれば、その時点でデータが書込まれている
最後の区分記憶領域のアドレスを得ることができる。
セス装置側に出力すれば、次に書込まれるべき区分記憶
領域のアドレスを得ることができ、またその値から値「
1」を減痺すれば、その時点でデータが書込まれている
最後の区分記憶領域のアドレスを得ることができる。
なお本実施例において、書込アドレスレジスタ5の代り
、あるいは書込アドレスレジスタ5と独立して、例えば
預金残高を一時保存するレジスタを設け、その内容を専
用アクセス装置に出力するようにしてJ3けば、ユーザ
ーは取引実行前に預金残高をS!識することができる。
、あるいは書込アドレスレジスタ5と独立して、例えば
預金残高を一時保存するレジスタを設け、その内容を専
用アクセス装置に出力するようにしてJ3けば、ユーザ
ーは取引実行前に預金残高をS!識することができる。
[発明の効果〕
以上説明したように本発明のICカードは、ワード単位
でデータの書込みが行なわれる複数の連続した区分記憶
領域を有する記憶手段と、データが書込みされでいない
最初の区分記憶領域のアドレスを少なくとも一時的に保
存する書込アドレス保存手段と、予め区分記憶領域の総
量を記憶し、少な(ともこの総量から書込アドレス保存
手段に保存されているアドレスと書込むべきデータのワ
ード数とを減算する機能を有した制御手段とを備えてい
るのC、ユーザーが取引実行前にデ′−夕のオーバーフ
ローのチェックおよび残記憶容量や預金残高等、把握し
ておきたい情報を知ることができ、取引実行段階におけ
るトラブルの発生が激減し、各取引が円滑に行なわれる
。
でデータの書込みが行なわれる複数の連続した区分記憶
領域を有する記憶手段と、データが書込みされでいない
最初の区分記憶領域のアドレスを少なくとも一時的に保
存する書込アドレス保存手段と、予め区分記憶領域の総
量を記憶し、少な(ともこの総量から書込アドレス保存
手段に保存されているアドレスと書込むべきデータのワ
ード数とを減算する機能を有した制御手段とを備えてい
るのC、ユーザーが取引実行前にデ′−夕のオーバーフ
ローのチェックおよび残記憶容量や預金残高等、把握し
ておきたい情報を知ることができ、取引実行段階におけ
るトラブルの発生が激減し、各取引が円滑に行なわれる
。
また本発明はICカード側の構成を変更するのみで専用
アクセス装置側の構成の変更を特に必要としないので、
アクセス装置の標準化の推進およびシステムのコスト低
減に大きく貢献する。
アクセス装置側の構成の変更を特に必要としないので、
アクセス装置の標準化の推進およびシステムのコスト低
減に大きく貢献する。
第1図は本発明のICカードの内部構成を示すブロック
図である。 1・・・・・・・・・・・・記憶部 2・・・・・・・・・・・・アクセスコントローラ3・
・・・・・・・・・・・データレジスタ4・・・・・・
・・・・・・読出アドレスレジスタ5・・・・・・・・
・・・・書込アドレスレジスタ6・・・・・・・・・・
・・区分記憶領域総数記憶部7・・・・・・・・・・・
・演算回路 8・・・・・・・・・・・・比較回路 代理人弁理士 須 山 佐 − 第1図
図である。 1・・・・・・・・・・・・記憶部 2・・・・・・・・・・・・アクセスコントローラ3・
・・・・・・・・・・・データレジスタ4・・・・・・
・・・・・・読出アドレスレジスタ5・・・・・・・・
・・・・書込アドレスレジスタ6・・・・・・・・・・
・・区分記憶領域総数記憶部7・・・・・・・・・・・
・演算回路 8・・・・・・・・・・・・比較回路 代理人弁理士 須 山 佐 − 第1図
Claims (1)
- (1) ワード単位でデータの書込みが行なわれる複数
の連続した区分記憶領域を有する記憶手段と、前記デー
タが書込みされていない最初の前記区分記憶領域のアド
レスを少くとも一時的に保存する書込アドレス保存手段
と、予め前記区分記憶領域の総量を記憶し、少なくとも
この総量から前記書込アドレス保存手段に保存されてい
るアドレスと書込むべきデータのワード数とを減算する
機能を有した制御手段とを備えていることを特徴とする
ICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59277714A JPH0776983B2 (ja) | 1984-12-28 | 1984-12-28 | Icカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59277714A JPH0776983B2 (ja) | 1984-12-28 | 1984-12-28 | Icカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61156491A true JPS61156491A (ja) | 1986-07-16 |
JPH0776983B2 JPH0776983B2 (ja) | 1995-08-16 |
Family
ID=17587290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59277714A Expired - Lifetime JPH0776983B2 (ja) | 1984-12-28 | 1984-12-28 | Icカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0776983B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6373388A (ja) * | 1986-09-16 | 1988-04-02 | Fujitsu Ltd | 複数サ−ビス用icカ−ドの領域獲得方式 |
US4992651A (en) * | 1987-04-13 | 1991-02-12 | Mitsubishi Denki Kabushiki Kaisha | IC card and method of recording data therein |
US6557768B2 (en) * | 2000-05-04 | 2003-05-06 | Canon Kabushiki Kaisha | Method for self-programming smart cards |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5710836A (en) * | 1980-06-24 | 1982-01-20 | Sharp Corp | Display system of electronic computer and the like |
JPS5971200A (ja) * | 1982-10-17 | 1984-04-21 | Dainippon Printing Co Ltd | Icカ−ドにおける情報処理方法 |
-
1984
- 1984-12-28 JP JP59277714A patent/JPH0776983B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5710836A (en) * | 1980-06-24 | 1982-01-20 | Sharp Corp | Display system of electronic computer and the like |
JPS5971200A (ja) * | 1982-10-17 | 1984-04-21 | Dainippon Printing Co Ltd | Icカ−ドにおける情報処理方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6373388A (ja) * | 1986-09-16 | 1988-04-02 | Fujitsu Ltd | 複数サ−ビス用icカ−ドの領域獲得方式 |
US4992651A (en) * | 1987-04-13 | 1991-02-12 | Mitsubishi Denki Kabushiki Kaisha | IC card and method of recording data therein |
US6557768B2 (en) * | 2000-05-04 | 2003-05-06 | Canon Kabushiki Kaisha | Method for self-programming smart cards |
Also Published As
Publication number | Publication date |
---|---|
JPH0776983B2 (ja) | 1995-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4375678A (en) | Redundant memory arrangement providing simultaneous access | |
US4475176A (en) | Memory control system | |
US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
JPS61156491A (ja) | Icカ−ド | |
SE9501015D0 (sv) | Arrangement and method relating to handling of digital signals and a processing arrangement comprising such | |
US6421825B2 (en) | Register control apparatus and method thereof for allocating memory based on a count value | |
US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
US5222232A (en) | Apparatus and method for monitoring prom access in a microcomputer | |
EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
JPH07281949A (ja) | 記憶装置のデータ格納方法 | |
JPH0243692A (ja) | マイクロプロセッサ及びそのキャッシュメモリ | |
JPS5844551A (ja) | デ−タ書込み制御方式 | |
JPS63168748A (ja) | アドレス制御回路 | |
JPS6129031B2 (ja) | ||
JP2968636B2 (ja) | マイクロコンピュータ | |
JPS6180447A (ja) | 記憶装置のストア制御方式 | |
JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
JPS58222362A (ja) | 情報処理装置の待ち合わせ処理方式 | |
JPS61188631A (ja) | スタツクアクセス装置 | |
JPS635432A (ja) | マイクロプロセツサ | |
JPH0865497A (ja) | 画像処理システム | |
JPS62108333A (ja) | 半導体装置 | |
JPH02226446A (ja) | 携帯可能電子装置 | |
JPS5819965A (ja) | 記録装置 | |
JPS5922150A (ja) | メモリ制御方式 |