JPS61156491A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS61156491A JPS61156491A JP59277714A JP27771484A JPS61156491A JP S61156491 A JPS61156491 A JP S61156491A JP 59277714 A JP59277714 A JP 59277714A JP 27771484 A JP27771484 A JP 27771484A JP S61156491 A JPS61156491 A JP S61156491A
- Authority
- JP
- Japan
- Prior art keywords
- data
- written
- address
- card
- transaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、記憶手段と制御手段とを内蔵し、専用アクセ
ス装量に装着してデータの書込みおよび読出しを行なう
ように構成されたＩＣカードに関する。
ス装量に装着してデータの書込みおよび読出しを行なう
ように構成されたＩＣカードに関する。
［発明の技術的背景とその問題点］
近年、銀行や各種サービス産業分野においては、記憶手
段と制御手段とを内蔵したＩＣカードと、その専用アク
セス装置とによるオンライン型のデータ処理システムが
採用されつつある。
段と制御手段とを内蔵したＩＣカードと、その専用アク
セス装置とによるオンライン型のデータ処理システムが
採用されつつある。
ところでこのシステムには、ＩＣカードに対する書込デ
ータ量がＩＣカードの記憶可能容量を超過した時点、あ
るいはその直前の時点を検出する手段が設けられている
。
ータ量がＩＣカードの記憶可能容量を超過した時点、あ
るいはその直前の時点を検出する手段が設けられている
。
この記憶残量確認手段は、ＩＣカードと独立したブロッ
クとして、専用アクセス装置内に設けられているが、シ
ステムで用いるＩＣカードが多種多様である場合には、
各ＩＣカードの記憶容量に対応させて複数組設けておく
必要があった。
クとして、専用アクセス装置内に設けられているが、シ
ステムで用いるＩＣカードが多種多様である場合には、
各ＩＣカードの記憶容量に対応させて複数組設けておく
必要があった。
また、このようなシステムでは、記憶残量の具体的な表
示が行われていない上、例えば記憶内容が預金取引であ
った場合における預金残高等、ユーザーが常に把Ｊｕ
Ｌ／ Ｕおきたい情報の直接表示も行なわれＣいなかっ
たので、例えば預金取引を実行しようとした時点でＩＣ
カードの残記憶客用が不足したり、預金残高の不足によ
る無効取引が生じたりするというトラブルが多かった。
示が行われていない上、例えば記憶内容が預金取引であ
った場合における預金残高等、ユーザーが常に把Ｊｕ
Ｌ／ Ｕおきたい情報の直接表示も行なわれＣいなかっ
たので、例えば預金取引を実行しようとした時点でＩＣ
カードの残記憶客用が不足したり、預金残高の不足によ
る無効取引が生じたりするというトラブルが多かった。
詳述すると、上述したシステムひは取引実行段階でＩＣ
カードの残記憶容量の不足あるいは預金残高の不足等が
生じて取引が中断した時点で初めて、システムの再生処
理（例えばＩＣカードの再発行等）が行われＣいたので
、取引に大幅な遅延が生じてしまうのである。
カードの残記憶容量の不足あるいは預金残高の不足等が
生じて取引が中断した時点で初めて、システムの再生処
理（例えばＩＣカードの再発行等）が行われＣいたので
、取引に大幅な遅延が生じてしまうのである。
しかして急を要する取引が行われようとしている場合等
には、ユーザーに対しては勿論、各方面に多大な迷惑を
かけてしまうという問題があった。
には、ユーザーに対しては勿論、各方面に多大な迷惑を
かけてしまうという問題があった。
［発明の目的］
本発明はこのような事情に基づいてなされたもので、残
記憶容量や預金残高等、ユーザーが常に把握していたい
情報を直接表示可能とし、取引実行段階におけるトラブ
ルの発生を極力低減せしめることができ、しかも専用の
アクセス装置側には、特に新しい手段を設ける必要のな
いＩＣカードの提供を目的としている。
記憶容量や預金残高等、ユーザーが常に把握していたい
情報を直接表示可能とし、取引実行段階におけるトラブ
ルの発生を極力低減せしめることができ、しかも専用の
アクセス装置側には、特に新しい手段を設ける必要のな
いＩＣカードの提供を目的としている。
［発明の概要１
すなわち本発明のＩＣカードは、ワード単位でデータの
書込みが行なわれる複数の連続した区分記憶領域を有す
る記憶手段と、前記データが潜込みされていない最初の
前記区分記憶領域のアドレスを少くとも一時的に保存す
る書込アドレス保存手段と、予め前記区分記憶領域の総
量を記憶し、少なくともこの総量から前記書込アドレス
保存手段に保存されているアドレスと出込むべきデータ
のワード数とを減算する機能を有した制御手段とを漏え
ていることを特徴としている。
書込みが行なわれる複数の連続した区分記憶領域を有す
る記憶手段と、前記データが潜込みされていない最初の
前記区分記憶領域のアドレスを少くとも一時的に保存す
る書込アドレス保存手段と、予め前記区分記憶領域の総
量を記憶し、少なくともこの総量から前記書込アドレス
保存手段に保存されているアドレスと出込むべきデータ
のワード数とを減算する機能を有した制御手段とを漏え
ていることを特徴としている。
し発明の実施例］
以下本発明の実施例の詳細を図面に基づいて説明する。
第１図は本発明のＩＣカードの内部構成を示すブロック
図である。
図である。
同図において１はワード単位でデータの書込みおよび読
出しが行なわれる複数の連続した区分記憶領域Ａを有す
る記憶部である。
出しが行なわれる複数の連続した区分記憶領域Ａを有す
る記憶部である。
この記憶部１の各区分記憶順ＭＡの最初の１ビツト（Ｍ
Ｓ ３− Ｍｏ５ｔ ３１ｇｎ１ｆｉｃａｎｔ ３
ｉｔ）は、書込フラグＦにされている。このフラグＦが
［ルベル」である区分記憶領域Ａはすでにデータが書込
まれている領域であり、フラグＦが「０レベル」である
区分記憶領域Ａは、その時点ではデータのｍ込みが行わ
れ゛【いない未使用の領域である。
Ｓ ３− Ｍｏ５ｔ ３１ｇｎ１ｆｉｃａｎｔ ３
ｉｔ）は、書込フラグＦにされている。このフラグＦが
［ルベル」である区分記憶領域Ａはすでにデータが書込
まれている領域であり、フラグＦが「０レベル」である
区分記憶領域Ａは、その時点ではデータのｍ込みが行わ
れ゛【いない未使用の領域である。
２は後述するアクセスコントローラ、３は記憶部１に書
込むべきデータＤ１あるいは記憶部１がら続出したデー
タＤ２を一時的に保存するデータレジスタ、４は外部か
ら指定される記憶部１に対しての続出アドレスＤ３を保
存する続出アドレスレジスタ、５は記憶部１における、
データが書込まれていない最初の区分記憶領域Ａの絶対
アドレスＤ４を保存する書込アドレスレジスタを示して
いる。
込むべきデータＤ１あるいは記憶部１がら続出したデー
タＤ２を一時的に保存するデータレジスタ、４は外部か
ら指定される記憶部１に対しての続出アドレスＤ３を保
存する続出アドレスレジスタ、５は記憶部１における、
データが書込まれていない最初の区分記憶領域Ａの絶対
アドレスＤ４を保存する書込アドレスレジスタを示して
いる。
次にアクセスコントローラ２の構成について説明する。
この実施例におけるアクセスコントローラ２は、記憶部
１の区分記憶領域Ａの総量を記憶している区分記憶領域
総数記憶部６と、この区分記憶領域の総量から書込アド
レスレジスタ５に保存されでいる絶対アドレスＤ４と専
用アクセス装置（図示せず）側から入力されるか、ある
いはアクセスコントローラ２自身が書込みデータ長を計
紳することによって得られる書込むべきデータのワード
数Ｄ５とを減算する機能を有した演算回路７．および演
算回路７の演算結果と値「０」とを比較する比較回路８
とから構成されている。
１の区分記憶領域Ａの総量を記憶している区分記憶領域
総数記憶部６と、この区分記憶領域の総量から書込アド
レスレジスタ５に保存されでいる絶対アドレスＤ４と専
用アクセス装置（図示せず）側から入力されるか、ある
いはアクセスコントローラ２自身が書込みデータ長を計
紳することによって得られる書込むべきデータのワード
数Ｄ５とを減算する機能を有した演算回路７．および演
算回路７の演算結果と値「０」とを比較する比較回路８
とから構成されている。
続いて本実施例のＩＣカードの動作について説明する。
まず、記憶部１の書込アドレスは、書込みが行なわれる
毎にその値が順次増加するように制御されでいる。前述
したように記憶部１はワード単位でデータの書込みおよ
び読出しが行なわれるように制御されてｄ３す、追加ワ
ードの書込みを行なう毎にアドレスが１つずつ増加する
ようにされでいる。
毎にその値が順次増加するように制御されでいる。前述
したように記憶部１はワード単位でデータの書込みおよ
び読出しが行なわれるように制御されてｄ３す、追加ワ
ードの書込みを行なう毎にアドレスが１つずつ増加する
ようにされでいる。
記憶部１に対するデータの書込みおよび読出しは、すべ
てアクセスコントローラ２によって刈谷口され、占込み
の場合にはデータレジスタ３の内容が書込アドレスレジ
スタ５の示すアドレスに書込まれる。一方、データの読
出しの場合には続出アドレスレジスタ４の示すアドレス
の区分記憶領域へに書込まれ−ているデータがデータレ
ジスタ３に格納される。
てアクセスコントローラ２によって刈谷口され、占込み
の場合にはデータレジスタ３の内容が書込アドレスレジ
スタ５の示すアドレスに書込まれる。一方、データの読
出しの場合には続出アドレスレジスタ４の示すアドレス
の区分記憶領域へに書込まれ−ているデータがデータレ
ジスタ３に格納される。
ここで読出アドレスレジスタ４について説明する。
読出しアドレスレジスタ５の設定は、例えば次の４つの
指示入力を用いそ専用アクセス装置側から行なわれる。
指示入力を用いそ専用アクセス装置側から行なわれる。
（１）読出アドレスを記憶部１の１番最初の区分記憶領
域に設定する。
域に設定する。
（２）読出アドレスを記憶部１のデータ書込済の１番最
後の区分記憶領域に設定する。
後の区分記憶領域に設定する。
（３）続出アドレスを、その時点で指定されているアド
レスを基準として１つ前の区分記憶領域に設定する。
レスを基準として１つ前の区分記憶領域に設定する。
（４）続出しアドレスを、その時点で指定されているア
ドレスを基準として１つ後の区分記憶領域に設定する。
ドレスを基準として１つ後の区分記憶領域に設定する。
一方、書込アドレスレジスタ５は前述したようにデータ
が書込まれていない最初の区分記憶領域の絶対アドレス
を保存しているが、これはＩＣカードの初期化時に記憶
部１を最初の区分記憶領域から順に読出して、書込フラ
グＦが初めでｒＯＪになる区分記憶領域を検知すること
により設定され、後は追加ワードの書込みがある毎に書
込まれたワード数分が加算される。
が書込まれていない最初の区分記憶領域の絶対アドレス
を保存しているが、これはＩＣカードの初期化時に記憶
部１を最初の区分記憶領域から順に読出して、書込フラ
グＦが初めでｒＯＪになる区分記憶領域を検知すること
により設定され、後は追加ワードの書込みがある毎に書
込まれたワード数分が加算される。
上述したように構成される本実施例のＩＣカードによる
と、以下に示す表示を実現することができる。
と、以下に示す表示を実現することができる。
まず第１に、アクセスコントローラ２は演算回路７によ
り区分記憶領域総数記憶部６に記憶されている値から、
その時点での書込アドレスレジスタ５の内容と、これか
ら書込もうとしているデータのワード数とを減算し、そ
の演算結果を比較回路８により値ｒＯＪと比較し、その
結果が１ｌＩＩ「０」以上であった場合には、専用アク
セス装置側に記憶部１の残記憶容量が十分にあることを
示す信号Ｄ５を出力しＣ対応する表示を行なわせる。
り区分記憶領域総数記憶部６に記憶されている値から、
その時点での書込アドレスレジスタ５の内容と、これか
ら書込もうとしているデータのワード数とを減算し、そ
の演算結果を比較回路８により値ｒＯＪと比較し、その
結果が１ｌＩＩ「０」以上であった場合には、専用アク
セス装置側に記憶部１の残記憶容量が十分にあることを
示す信号Ｄ５を出力しＣ対応する表示を行なわせる。
一方、前記結果が値「０」よりも小さかった場合にはオ
ーバーフロー、すなわち記憶部１の残記憶容量が不足し
ていることを示す信号Ｄ７を出力して対応する表示を行
なわせる。
ーバーフロー、すなわち記憶部１の残記憶容量が不足し
ていることを示す信号Ｄ７を出力して対応する表示を行
なわせる。
これらの表示によりユーザーは取引実行時にＩＣカード
の残記憶容量の不足を知ることができる。
の残記憶容量の不足を知ることができる。
第２として、演算回路７における演算結果Ｄ８は記憶部
１の残記憶容量を具体的に示す値であるので１その値を
専用アクセス装置側に出力して対応する表示を行なわせ
れば、ユーザーは取引が実行される以前にＩＣカードの
残記憶容量を具体的に知ることができる。
１の残記憶容量を具体的に示す値であるので１その値を
専用アクセス装置側に出力して対応する表示を行なわせ
れば、ユーザーは取引が実行される以前にＩＣカードの
残記憶容量を具体的に知ることができる。
第３として、書込アドレスレジスタ５の内容を専用アク
セス装置側に出力すれば、次に書込まれるべき区分記憶
領域のアドレスを得ることができ、またその値から値「
１」を減痺すれば、その時点でデータが書込まれている
最後の区分記憶領域のアドレスを得ることができる。
セス装置側に出力すれば、次に書込まれるべき区分記憶
領域のアドレスを得ることができ、またその値から値「
１」を減痺すれば、その時点でデータが書込まれている
最後の区分記憶領域のアドレスを得ることができる。
なお本実施例において、書込アドレスレジスタ５の代り
、あるいは書込アドレスレジスタ５と独立して、例えば
預金残高を一時保存するレジスタを設け、その内容を専
用アクセス装置に出力するようにしてＪ３けば、ユーザ
ーは取引実行前に預金残高をＳ！識することができる。
、あるいは書込アドレスレジスタ５と独立して、例えば
預金残高を一時保存するレジスタを設け、その内容を専
用アクセス装置に出力するようにしてＪ３けば、ユーザ
ーは取引実行前に預金残高をＳ！識することができる。
［発明の効果〕
以上説明したように本発明のＩＣカードは、ワード単位
でデータの書込みが行なわれる複数の連続した区分記憶
領域を有する記憶手段と、データが書込みされでいない
最初の区分記憶領域のアドレスを少なくとも一時的に保
存する書込アドレス保存手段と、予め区分記憶領域の総
量を記憶し、少な（ともこの総量から書込アドレス保存
手段に保存されているアドレスと書込むべきデータのワ
ード数とを減算する機能を有した制御手段とを備えてい
るのＣ、ユーザーが取引実行前にデ′−夕のオーバーフ
ローのチェックおよび残記憶容量や預金残高等、把握し
ておきたい情報を知ることができ、取引実行段階におけ
るトラブルの発生が激減し、各取引が円滑に行なわれる
。
でデータの書込みが行なわれる複数の連続した区分記憶
領域を有する記憶手段と、データが書込みされでいない
最初の区分記憶領域のアドレスを少なくとも一時的に保
存する書込アドレス保存手段と、予め区分記憶領域の総
量を記憶し、少な（ともこの総量から書込アドレス保存
手段に保存されているアドレスと書込むべきデータのワ
ード数とを減算する機能を有した制御手段とを備えてい
るのＣ、ユーザーが取引実行前にデ′−夕のオーバーフ
ローのチェックおよび残記憶容量や預金残高等、把握し
ておきたい情報を知ることができ、取引実行段階におけ
るトラブルの発生が激減し、各取引が円滑に行なわれる
。
また本発明はＩＣカード側の構成を変更するのみで専用
アクセス装置側の構成の変更を特に必要としないので、
アクセス装置の標準化の推進およびシステムのコスト低
減に大きく貢献する。
アクセス装置側の構成の変更を特に必要としないので、
アクセス装置の標準化の推進およびシステムのコスト低
減に大きく貢献する。
第１図は本発明のＩＣカードの内部構成を示すブロック
図である。 １・・・・・・・・・・・・記憶部 ２・・・・・・・・・・・・アクセスコントローラ３・
・・・・・・・・・・・データレジスタ４・・・・・・
・・・・・・読出アドレスレジスタ５・・・・・・・・
・・・・書込アドレスレジスタ６・・・・・・・・・・
・・区分記憶領域総数記憶部７・・・・・・・・・・・
・演算回路 ８・・・・・・・・・・・・比較回路 代理人弁理士 須 山 佐 − 第１図
図である。 １・・・・・・・・・・・・記憶部 ２・・・・・・・・・・・・アクセスコントローラ３・
・・・・・・・・・・・データレジスタ４・・・・・・
・・・・・・読出アドレスレジスタ５・・・・・・・・
・・・・書込アドレスレジスタ６・・・・・・・・・・
・・区分記憶領域総数記憶部７・・・・・・・・・・・
・演算回路 ８・・・・・・・・・・・・比較回路 代理人弁理士 須 山 佐 − 第１図
Claims (1)
- （１） ワード単位でデータの書込みが行なわれる複数
の連続した区分記憶領域を有する記憶手段と、前記デー
タが書込みされていない最初の前記区分記憶領域のアド
レスを少くとも一時的に保存する書込アドレス保存手段
と、予め前記区分記憶領域の総量を記憶し、少なくとも
この総量から前記書込アドレス保存手段に保存されてい
るアドレスと書込むべきデータのワード数とを減算する
機能を有した制御手段とを備えていることを特徴とする
ＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277714A JPH0776983B2 (ja) | 1984-12-28 | 1984-12-28 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277714A JPH0776983B2 (ja) | 1984-12-28 | 1984-12-28 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61156491A true JPS61156491A (ja) | 1986-07-16 |
| JPH0776983B2 JPH0776983B2 (ja) | 1995-08-16 |
Family
ID=17587290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59277714A Expired - Lifetime JPH0776983B2 (ja) | 1984-12-28 | 1984-12-28 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0776983B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373388A (ja) * | 1986-09-16 | 1988-04-02 | Fujitsu Ltd | 複数サ−ビス用ｉｃカ−ドの領域獲得方式 |
| US4992651A (en) * | 1987-04-13 | 1991-02-12 | Mitsubishi Denki Kabushiki Kaisha | IC card and method of recording data therein |
| US6557768B2 (en) * | 2000-05-04 | 2003-05-06 | Canon Kabushiki Kaisha | Method for self-programming smart cards |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710836A (en) * | 1980-06-24 | 1982-01-20 | Sharp Corp | Display system of electronic computer and the like |
| JPS5971200A (ja) * | 1982-10-17 | 1984-04-21 | Dainippon Printing Co Ltd | Ｉｃカ−ドにおける情報処理方法 |
-
1984
- 1984-12-28 JP JP59277714A patent/JPH0776983B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710836A (en) * | 1980-06-24 | 1982-01-20 | Sharp Corp | Display system of electronic computer and the like |
| JPS5971200A (ja) * | 1982-10-17 | 1984-04-21 | Dainippon Printing Co Ltd | Ｉｃカ−ドにおける情報処理方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373388A (ja) * | 1986-09-16 | 1988-04-02 | Fujitsu Ltd | 複数サ−ビス用ｉｃカ−ドの領域獲得方式 |
| US4992651A (en) * | 1987-04-13 | 1991-02-12 | Mitsubishi Denki Kabushiki Kaisha | IC card and method of recording data therein |
| US6557768B2 (en) * | 2000-05-04 | 2003-05-06 | Canon Kabushiki Kaisha | Method for self-programming smart cards |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0776983B2 (ja) | 1995-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4375678A (en) | Redundant memory arrangement providing simultaneous access | |
| US4475176A (en) | Memory control system | |
| US3778776A (en) | Electronic computer comprising a plurality of general purpose registers and having a dynamic relocation capability | |
| JPS61156491A (ja) | Ｉｃカ−ド | |
| SE9501015D0 (sv) | Arrangement and method relating to handling of digital signals and a processing arrangement comprising such | |
| US5590279A (en) | Memory data copying apparatus | |
| US6421825B2 (en) | Register control apparatus and method thereof for allocating memory based on a count value | |
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| US5222232A (en) | Apparatus and method for monitoring prom access in a microcomputer | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPH07281949A (ja) | 記憶装置のデータ格納方法 | |
| JPH0243692A (ja) | マイクロプロセッサ及びそのキャッシュメモリ | |
| JPS5844551A (ja) | デ−タ書込み制御方式 | |
| JPS6129031B2 (ja) | ||
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPS6180447A (ja) | 記憶装置のストア制御方式 | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JP2969776B2 (ja) | データ識別方式 | |
| JPS61188631A (ja) | スタツクアクセス装置 | |
| JPS635432A (ja) | マイクロプロセツサ | |
| JPH0865497A (ja) | 画像処理システム | |
| JPS62108333A (ja) | 半導体装置 | |
| JPH01166281A (ja) | 携帯可能電子装置 | |
| JPH02226446A (ja) | 携帯可能電子装置 | |
| JPS5819965A (ja) | 記録装置 |