JPH0865497A - 画像処理システム - Google Patents
画像処理システムInfo
- Publication number
- JPH0865497A JPH0865497A JP6199643A JP19964394A JPH0865497A JP H0865497 A JPH0865497 A JP H0865497A JP 6199643 A JP6199643 A JP 6199643A JP 19964394 A JP19964394 A JP 19964394A JP H0865497 A JPH0865497 A JP H0865497A
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- data
- memory
- image
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Memory System (AREA)
- Storing Facsimile Image Data (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Input (AREA)
Abstract
(57)【要約】
【目的】 画像データに対して種々の処理を行うことが
できる画像処理システムに関し、メモリ容量の小さな画
像処理システムを提供することを目的とする。 【構成】 データを記憶するための第１の記憶手段
（４）と、第１の記憶手段に対してデータの読み出しま
たは書き込みを行い、データの演算処理を行うための手
段を含む演算処理手段（１）と、第１の記憶手段に対し
て画像データの読み出しまたは書き込みを行い、該画像
データの処理を行うための手段を含む画像処理手段
（２）と、第１の記憶手段に対して、演算処理手段また
は画像処理手段のいずれかを接続し、該第１の記憶手段
に対してデータの読み出しまたは書き込みを可能に制御
する切り替え制御手段（３）とを有する。
できる画像処理システムに関し、メモリ容量の小さな画
像処理システムを提供することを目的とする。 【構成】 データを記憶するための第１の記憶手段
（４）と、第１の記憶手段に対してデータの読み出しま
たは書き込みを行い、データの演算処理を行うための手
段を含む演算処理手段（１）と、第１の記憶手段に対し
て画像データの読み出しまたは書き込みを行い、該画像
データの処理を行うための手段を含む画像処理手段
（２）と、第１の記憶手段に対して、演算処理手段また
は画像処理手段のいずれかを接続し、該第１の記憶手段
に対してデータの読み出しまたは書き込みを可能に制御
する切り替え制御手段（３）とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、画像データに対して種
々の処理を行うことができる画像処理システムに関す
る。
々の処理を行うことができる画像処理システムに関す
る。
【０００２】
【従来の技術】図６は、従来の画像処理システムの構成
を示すブロック図である。ＣＰＵ５１は、システムメモ
リ５５に記憶されているプログラムに従って各種演算処
理を行う。また、演算により生じる中間データ等をシス
テムメモリ５５に記憶させる。
を示すブロック図である。ＣＰＵ５１は、システムメモ
リ５５に記憶されているプログラムに従って各種演算処
理を行う。また、演算により生じる中間データ等をシス
テムメモリ５５に記憶させる。
【０００３】画像処理部５２は、ＣＰＵ５１の指示に応
じて、例えばデータ入出力装置５６から入力される画像
データを画像メモリ５４に一旦記憶し、データ圧縮を行
った後に再びデータ入出力装置５６に出力する。
じて、例えばデータ入出力装置５６から入力される画像
データを画像メモリ５４に一旦記憶し、データ圧縮を行
った後に再びデータ入出力装置５６に出力する。
【０００４】システムメモリ５５は、ＣＰＵ５１がアク
セスするためのメモリであり、画像メモリ５４は、画像
処理部５２がアクセスするためのメモリである。ＣＰＵ
５１は、システムバス５９を介して、データ入出力装置
５６、画像処理部５２、システムメモリ５５の制御を行
う。
セスするためのメモリであり、画像メモリ５４は、画像
処理部５２がアクセスするためのメモリである。ＣＰＵ
５１は、システムバス５９を介して、データ入出力装置
５６、画像処理部５２、システムメモリ５５の制御を行
う。
【０００５】従来の画像処理システムは、ＣＰＵ５１が
アクセスするシステムメモリ５５と画像処理部５２がア
クセスする画像メモリ５４の２つのメモリを有する。Ｃ
ＰＵ５１の処理速度の向上および画像処理部５２の機能
向上等により、システムメモリ５５と画像メモリ５４は
共に大容量のメモリが必要とされている。
アクセスするシステムメモリ５５と画像処理部５２がア
クセスする画像メモリ５４の２つのメモリを有する。Ｃ
ＰＵ５１の処理速度の向上および画像処理部５２の機能
向上等により、システムメモリ５５と画像メモリ５４は
共に大容量のメモリが必要とされている。
【０００６】
【発明が解決しようとする課題】従来の画像処理システ
ムは、システムメモリ５５と画像メモリ５４の２つを別
々に備える必要があるために、システム全体のメモリ容
量が大きくなり、高価なものになってしまう。
ムは、システムメモリ５５と画像メモリ５４の２つを別
々に備える必要があるために、システム全体のメモリ容
量が大きくなり、高価なものになってしまう。
【０００７】本発明の目的は、メモリ容量の小さな画像
処理システムを提供することである。
処理システムを提供することである。
【０００８】
【課題を解決するための手段】本発明の画像処理システ
ムは、データを記憶するための第１の記憶手段と、第１
の記憶手段に対してデータの入出力を制御するための手
段とデータの演算処理を行うための手段を含む演算処理
手段と、第１の記憶手段に対してデータの入出力を制御
するための手段と画像データの処理を行うための手段を
含む画像処理手段と、第１の記憶手段に対して、演算処
理手段または画像処理手段のいずれかを接続し、第１の
記憶手段に対してデータの入出力を可能に制御する切り
替え制御手段とを有する。
ムは、データを記憶するための第１の記憶手段と、第１
の記憶手段に対してデータの入出力を制御するための手
段とデータの演算処理を行うための手段を含む演算処理
手段と、第１の記憶手段に対してデータの入出力を制御
するための手段と画像データの処理を行うための手段を
含む画像処理手段と、第１の記憶手段に対して、演算処
理手段または画像処理手段のいずれかを接続し、第１の
記憶手段に対してデータの入出力を可能に制御する切り
替え制御手段とを有する。
【０００９】本発明の画像処理システムは、データを記
憶するための第１の記憶手段と、第１の記憶手段に対し
てデータの読み出しまたは書き込みを行い、データの演
算処理を行うための手段を含む演算処理手段と、第１の
記憶手段に対して画像データの読み出しまたは書き込み
を行い、該画像データの処理を行うための手段を含む画
像処理手段と、第１の記憶手段に対して、演算処理手段
または画像処理手段のいずれかを接続し、いずれかのみ
を該第１の記憶手段に対してデータの読み出しまたは書
き込みを可能に制御する切り替え制御手段とを有する画
像処理システム。
憶するための第１の記憶手段と、第１の記憶手段に対し
てデータの読み出しまたは書き込みを行い、データの演
算処理を行うための手段を含む演算処理手段と、第１の
記憶手段に対して画像データの読み出しまたは書き込み
を行い、該画像データの処理を行うための手段を含む画
像処理手段と、第１の記憶手段に対して、演算処理手段
または画像処理手段のいずれかを接続し、いずれかのみ
を該第１の記憶手段に対してデータの読み出しまたは書
き込みを可能に制御する切り替え制御手段とを有する画
像処理システム。
【００１０】
【作用】データを記憶するための第１の記憶手段を、演
算処理手段と画像処理手段が切り替えて使用することに
より、記憶手段を共用することができるので、画像処理
システムに必要な記憶手段の記憶容量を小さくすること
ができる。
算処理手段と画像処理手段が切り替えて使用することに
より、記憶手段を共用することができるので、画像処理
システムに必要な記憶手段の記憶容量を小さくすること
ができる。
【００１１】
【実施例】図１は、本発明の実施例による画像処理シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
【００１２】システムメモリ５は、プログラムを記憶し
ている。ＣＰＵ１は、このプログラムに従って各種演算
処理を行う。また、演算により生じる中間データ等をシ
ステムメモリ５に記憶させる。例えば、ＣＰＵ１は、ハ
ードディスク７に記憶されている画像データを通信用デ
ータに変換して、通信用モデム８を介して外部に出力す
ることができる。通信用データに変換するには、所定の
フォーマットのデータ形式に変換したり、データの符号
化を行う等の処理が必要になる。その際に生成される中
間データ等は、システムメモリ５に記憶される。システ
ムメモリ５は、ＣＰＵ１のみがアクセス可能なメモリで
あり、画像処理部２はシステムメモリ５をアクセスする
ことができない。
ている。ＣＰＵ１は、このプログラムに従って各種演算
処理を行う。また、演算により生じる中間データ等をシ
ステムメモリ５に記憶させる。例えば、ＣＰＵ１は、ハ
ードディスク７に記憶されている画像データを通信用デ
ータに変換して、通信用モデム８を介して外部に出力す
ることができる。通信用データに変換するには、所定の
フォーマットのデータ形式に変換したり、データの符号
化を行う等の処理が必要になる。その際に生成される中
間データ等は、システムメモリ５に記憶される。システ
ムメモリ５は、ＣＰＵ１のみがアクセス可能なメモリで
あり、画像処理部２はシステムメモリ５をアクセスする
ことができない。
【００１３】共用メモリ４は、ＣＰＵ１と画像処理部２
の両方がアクセス可能なメモリである。切替制御部３
は、ＣＰＵ１からの指示信号に応じて、ＣＰＵ１と画像
処理部２のいずれが共用メモリ４をアクセス可能にする
のかを決める。
の両方がアクセス可能なメモリである。切替制御部３
は、ＣＰＵ１からの指示信号に応じて、ＣＰＵ１と画像
処理部２のいずれが共用メモリ４をアクセス可能にする
のかを決める。
【００１４】システムメモリ５および共用メモリ４は、
データの読み出しおよび書き込みが可能なメモリが望ま
しい。例えば、ＳＲＡＭ、ＤＲＡＭまたはデータ書き換
え可能なＥＥＰＲＯＭ等である。
データの読み出しおよび書き込みが可能なメモリが望ま
しい。例えば、ＳＲＡＭ、ＤＲＡＭまたはデータ書き換
え可能なＥＥＰＲＯＭ等である。
【００１５】図２は、切替制御部３の回路構成を示す。
切替制御部３は、ＣＰＵ１からの制御信号に応じて切り
替わるスイッチであり、共用メモリ４に対して、システ
ムバス９と画像処理部２のいずれかを接続する。システ
ムバス９と共用メモリ４が接続されると、ＣＰＵ１がシ
ステムバス９を介して、共用メモリ４をアクセスするこ
とが可能になる。一方、画像処理部２と共用メモリ４が
接続されると、画像処理部２が共用メモリ４をアクセス
することが可能になる。次は、以上の２つの接続状態の
それぞれについて説明する。
切替制御部３は、ＣＰＵ１からの制御信号に応じて切り
替わるスイッチであり、共用メモリ４に対して、システ
ムバス９と画像処理部２のいずれかを接続する。システ
ムバス９と共用メモリ４が接続されると、ＣＰＵ１がシ
ステムバス９を介して、共用メモリ４をアクセスするこ
とが可能になる。一方、画像処理部２と共用メモリ４が
接続されると、画像処理部２が共用メモリ４をアクセス
することが可能になる。次は、以上の２つの接続状態の
それぞれについて説明する。
【００１６】なお、ＣＰＵ１は、システムバス９を介し
て、画像処理部２、切替制御部３、システムメモリ５、
データ入出力装置６、ハードディスク７、モデム８の制
御を行う。
て、画像処理部２、切替制御部３、システムメモリ５、
データ入出力装置６、ハードディスク７、モデム８の制
御を行う。
【００１７】図３は、切替制御部３が画像処理部２と共
用メモリ４を接続したときの画像処理システムの構成図
である。共用メモリ４は、画像処理部２のみがアクセス
可能であり、ＣＰＵ１は共用メモリ４をアクセスするこ
とができない。ＣＰＵ１は、共用メモリ４をアクセスで
きないが、システムメモリ５をアクセスすることができ
る。
用メモリ４を接続したときの画像処理システムの構成図
である。共用メモリ４は、画像処理部２のみがアクセス
可能であり、ＣＰＵ１は共用メモリ４をアクセスするこ
とができない。ＣＰＵ１は、共用メモリ４をアクセスで
きないが、システムメモリ５をアクセスすることができ
る。
【００１８】画像処理部２が所定のメモリを用いて画像
処理を行う際には、まずＣＰＵ１が切替制御部３に切替
信号を供給し、図のように画像処理部２と共用メモリ４
を接続する。システムバス９と共用メモリ４は、切り離
される。
処理を行う際には、まずＣＰＵ１が切替制御部３に切替
信号を供給し、図のように画像処理部２と共用メモリ４
を接続する。システムバス９と共用メモリ４は、切り離
される。
【００１９】画像処理部２は、ＣＰＵ１の指示に応じ
て、例えばデータ入出力装置６から入力される画像デー
タを共用メモリ４に一旦書き込む。そして、書き込まれ
た画像データを離散コサイン変換（ＤＣＴ）等により圧
縮処理して、再びデータ入出力装置６に出力する。
て、例えばデータ入出力装置６から入力される画像デー
タを共用メモリ４に一旦書き込む。そして、書き込まれ
た画像データを離散コサイン変換（ＤＣＴ）等により圧
縮処理して、再びデータ入出力装置６に出力する。
【００２０】画像処理部２の一連の処理が終了すると、
画像処理部２は共用メモリ４を必要としなくなるので、
ＣＰＵ１は切替制御部３に切替信号を供給する。切替制
御部３は、共用メモリ４を画像処理部２と切り離して、
システムバス９と接続する。次は、切替制御部３が共用
メモリ４をシステムバス９と接続した場合について説明
する。
画像処理部２は共用メモリ４を必要としなくなるので、
ＣＰＵ１は切替制御部３に切替信号を供給する。切替制
御部３は、共用メモリ４を画像処理部２と切り離して、
システムバス９と接続する。次は、切替制御部３が共用
メモリ４をシステムバス９と接続した場合について説明
する。
【００２１】図４は、切替制御部３がシステムバス９と
共用メモリ４を接続したときの画像処理システムの構成
図である。共用メモリ４は、システムバス９と接続され
ることにより、システムバス９を介してＣＰＵ１からの
アクセスが可能になる。一方、画像処理部２とは切り離
されるので、画像処理部２からのアクセスはできない。
共用メモリ４を接続したときの画像処理システムの構成
図である。共用メモリ４は、システムバス９と接続され
ることにより、システムバス９を介してＣＰＵ１からの
アクセスが可能になる。一方、画像処理部２とは切り離
されるので、画像処理部２からのアクセスはできない。
【００２２】ＣＰＵ１は、システムメモリ５と共用メモ
リ４の２つのメモリを使用することができるので、大容
量のメモリを用いた処理が可能になる。ＣＰＵ１がメモ
リにアクセスするには、バンク切り替えにより行うこと
ができる。例えば、共用メモリ４をＡバンクとし、シス
テムメモリ５をＢバンクとし、２つのバンクのいずれか
を指定することにより、共用メモリ４とシステムメモリ
５のいずれにアクセスするのかを決めることができる。
その他、アドレス指定により２つのメモリを使い分けて
もよい。例えば、０〜９９番地を共用メモリ４に割り当
て、１００〜１９９番地をシステムメモリ５に割り当て
るようにアドレスマッピングを行い、共用メモリ４とシ
ステムメモリ５のいずれにアクセスするのかを決めても
よい。
リ４の２つのメモリを使用することができるので、大容
量のメモリを用いた処理が可能になる。ＣＰＵ１がメモ
リにアクセスするには、バンク切り替えにより行うこと
ができる。例えば、共用メモリ４をＡバンクとし、シス
テムメモリ５をＢバンクとし、２つのバンクのいずれか
を指定することにより、共用メモリ４とシステムメモリ
５のいずれにアクセスするのかを決めることができる。
その他、アドレス指定により２つのメモリを使い分けて
もよい。例えば、０〜９９番地を共用メモリ４に割り当
て、１００〜１９９番地をシステムメモリ５に割り当て
るようにアドレスマッピングを行い、共用メモリ４とシ
ステムメモリ５のいずれにアクセスするのかを決めても
よい。
【００２３】ＣＰＵ１は、例えばハードディスク７に記
憶されている画像データを通信用データに変換して、通
信用モデム８を介して外部に出力することができる。そ
の際に生成される中間データ等は、システムメモリ５お
よび共用メモリ４に記憶させることができる。
憶されている画像データを通信用データに変換して、通
信用モデム８を介して外部に出力することができる。そ
の際に生成される中間データ等は、システムメモリ５お
よび共用メモリ４に記憶させることができる。
【００２４】ＣＰＵ１は、システムメモリ５と共用メモ
リ４の両方を使用することができるので、システムメモ
リ４だけ使用可能なときに比べ、大容量なメモリを必要
とする処理も行うことができる。また、システムメモリ
５と共用メモリ４を合わせたメモリ容量で足りるのであ
れば、システムメモリ５自体の容量を小さくすることも
できる。
リ４の両方を使用することができるので、システムメモ
リ４だけ使用可能なときに比べ、大容量なメモリを必要
とする処理も行うことができる。また、システムメモリ
５と共用メモリ４を合わせたメモリ容量で足りるのであ
れば、システムメモリ５自体の容量を小さくすることも
できる。
【００２５】以上のように、画像処理部２が行う一連の
処理によりメモリを必要とするときには、共用メモリ４
を画像処理部２と接続し、画像処理部２が共用メモリ４
をアクセス可能な状態にする。そして、一連の処理が終
了し、画像処理部２がメモリを必要としなくなったとき
には、共用メモリ４をシステムバス９と接続してＣＰＵ
１が共用メモリ４をアクセス可能な状態にする。共用メ
モリ４をＣＰＵ１と画像処理部２が共用することができ
るので画像処理システム全体に必要なメモリ容量を小さ
くすることができる。それと同時にコストを低減するこ
とができる。
処理によりメモリを必要とするときには、共用メモリ４
を画像処理部２と接続し、画像処理部２が共用メモリ４
をアクセス可能な状態にする。そして、一連の処理が終
了し、画像処理部２がメモリを必要としなくなったとき
には、共用メモリ４をシステムバス９と接続してＣＰＵ
１が共用メモリ４をアクセス可能な状態にする。共用メ
モリ４をＣＰＵ１と画像処理部２が共用することができ
るので画像処理システム全体に必要なメモリ容量を小さ
くすることができる。それと同時にコストを低減するこ
とができる。
【００２６】図５は、他の実施例による画像処理システ
ムの構成を示すブロック図である。先の実施例と比べる
と、画像処理部１２と切替制御部１３が異なり、その他
は同じである。先の実施例では、図１の画像処理部２が
直接システムバス９とデータの入出力を行っていたが、
本実施例の画像処理部１２は、切替制御部１３を介し
て、システムバス９とデータの入出力を行う。
ムの構成を示すブロック図である。先の実施例と比べる
と、画像処理部１２と切替制御部１３が異なり、その他
は同じである。先の実施例では、図１の画像処理部２が
直接システムバス９とデータの入出力を行っていたが、
本実施例の画像処理部１２は、切替制御部１３を介し
て、システムバス９とデータの入出力を行う。
【００２７】切替制御部１３は、前述と同様に、ＣＰＵ
１の指示に応じて、共用メモリ４を画像処理部１２とシ
ステムバス９のいずれかに接続する。画像処理回路１１
は、画像処理部１２と切替制御部１３を有する１つのＩ
Ｃとして形成することができる。
１の指示に応じて、共用メモリ４を画像処理部１２とシ
ステムバス９のいずれかに接続する。画像処理回路１１
は、画像処理部１２と切替制御部１３を有する１つのＩ
Ｃとして形成することができる。
【００２８】なお、以上説明した切替制御部３，１３
は、ＣＰＵ１により切り替え制御する代わりに、画像処
理部２，１２により制御するようにしてもよい。画像処
理部２，１２は、一連の画像処理の開始時に、共用メモ
リ４と画像処理部１２を切替制御部３，１３を介して接
続させ、一連の画像処理の終了時に、共用メモリ４とシ
ステムバス９を接続させる。
は、ＣＰＵ１により切り替え制御する代わりに、画像処
理部２，１２により制御するようにしてもよい。画像処
理部２，１２は、一連の画像処理の開始時に、共用メモ
リ４と画像処理部１２を切替制御部３，１３を介して接
続させ、一連の画像処理の終了時に、共用メモリ４とシ
ステムバス９を接続させる。
【００２９】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００３０】
【発明の効果】以上説明したように、本発明によれば、
演算処理手段と画像処理手段がデータを記憶する記憶手
段を切り替えて使用することにより、画像処理システム
に必要な記憶手段の記憶容量を小さくすることができ、
コストを低減することができる。
演算処理手段と画像処理手段がデータを記憶する記憶手
段を切り替えて使用することにより、画像処理システム
に必要な記憶手段の記憶容量を小さくすることができ、
コストを低減することができる。
【図１】本発明の実施例による画像処理システムの構成
を示すブロック図である。
を示すブロック図である。
【図２】図１の画像処理システム内の切替制御部の回路
構成を示す概略図である。
構成を示す概略図である。
【図３】切替制御部が画像処理部と共用メモリを接続し
たときの画像処理システムの構成を示すブロック図であ
る。
たときの画像処理システムの構成を示すブロック図であ
る。
【図４】切替制御部がシステムバスと共用メモリを接続
したときの画像処理システムの構成を示すブロック図で
ある。
したときの画像処理システムの構成を示すブロック図で
ある。
【図５】他の実施例による画像処理システムの構成を示
すブロック図である。
すブロック図である。
【図６】従来の画像処理システムの構成を示すブロック
図である。
図である。
１，５１ ＣＰＵ ２，１２，５２ 画像処理部 ３，１３ 切替制御部 ４ 共用メモリ ５，５５ システムメモリ ６，５６ データ入出力装置 ７ ハードディスク ８ モデム ９ システムバス ５４ 画像メモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/21
Claims (3)
- 【請求項１】 データを記憶するための第１の記憶手段
（４）と、 前記第１の記憶手段に対してデータの読み出しまたは書
き込みを行い、データの演算処理を行うための手段を含
む演算処理手段（１）と、 前記第１の記憶手段に対して画像データの読み出しまた
は書き込みを行い、該画像データの処理を行うための手
段を含む画像処理手段（２）と、 前記第１の記憶手段に対して、前記演算処理手段または
画像処理手段のいずれかを接続し、該第１の記憶手段に
対してデータの読み出しまたは書き込みを可能に制御す
る切り替え制御手段（３）とを有する画像処理システ
ム。 - 【請求項２】 前記演算処理手段は画像処理を行うため
の画像処理制御信号を出力する手段を含み、前記画像処
理手段は前記画像処理制御信号に応じて画像データの処
理を行う請求項１記載の画像処理システム。 - 【請求項３】 さらに、前記演算処理手段に対してはデ
ータの読み出しまたは書き込みを許し、前記画像処理手
段に対してはデータの読み出しまたは書き込みを許さな
い第２の記憶手段（５）を有する請求項１または２記載
の画像処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199643A JPH0865497A (ja) | 1994-08-24 | 1994-08-24 | 画像処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199643A JPH0865497A (ja) | 1994-08-24 | 1994-08-24 | 画像処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0865497A true JPH0865497A (ja) | 1996-03-08 |
Family
ID=16411268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6199643A Withdrawn JPH0865497A (ja) | 1994-08-24 | 1994-08-24 | 画像処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0865497A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287485A (ja) * | 2005-03-31 | 2006-10-19 | Ricoh Co Ltd | 画像処理装置、画像処理方法、プログラム及び情報記録媒体 |
| JP2016076279A (ja) * | 2016-02-12 | 2016-05-12 | キヤノン株式会社 | 画像処理装置及びその制御方法、並びに、プログラム |
-
1994
- 1994-08-24 JP JP6199643A patent/JPH0865497A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287485A (ja) * | 2005-03-31 | 2006-10-19 | Ricoh Co Ltd | 画像処理装置、画像処理方法、プログラム及び情報記録媒体 |
| JP4721262B2 (ja) * | 2005-03-31 | 2011-07-13 | 株式会社リコー | 画像処理装置、画像処理方法、プログラム及び情報記録媒体 |
| JP2016076279A (ja) * | 2016-02-12 | 2016-05-12 | キヤノン株式会社 | 画像処理装置及びその制御方法、並びに、プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS621047A (ja) | メモリ回路を有する半導体装置 | |
| JPH0865497A (ja) | 画像処理システム | |
| US4627035A (en) | Switching circuit for memory devices | |
| JP2000187983A (ja) | メモリ装置 | |
| JPS5814260A (ja) | デ−タ転送方式 | |
| US6405293B1 (en) | Selectively accessible memory banks for operating in alternately reading or writing modes of operation | |
| JPH0713869A (ja) | 動的アドレス変換機能を持つデータ処理システム | |
| JP3131918B2 (ja) | メモリ装置 | |
| JPS592058B2 (ja) | 記憶装置 | |
| JP3767646B2 (ja) | 電動機制御定数の設定記憶装置を備えた電動機制御装置 | |
| KR920003845B1 (ko) | 개인용 컴퓨터의 사용자를 위한 rom의 영역 확장 시스템 | |
| JP2679593B2 (ja) | 非運用系メモリ更新方式 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPH08314801A (ja) | メモリ管理方式 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH06214939A (ja) | Ｄｍａコントローラ | |
| JPH0261749A (ja) | データ転送装置 | |
| JPS6129031B2 (ja) | ||
| JPH0414373B2 (ja) | ||
| JPH10154392A (ja) | メモリ装置及びメモリアクセス方法 | |
| JPH0566992A (ja) | Ｅｅｐｒｏｍのデータアクセス方式 | |
| JPH0934776A (ja) | 情報処理装置および方法 | |
| JPH05204847A (ja) | データ転送制御装置 | |
| JPH05127979A (ja) | メモリアドレス空間拡張装置 | |
| JPH0836522A (ja) | メモリ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |