JP2679593B2 - 非運用系メモリ更新方式 - Google Patents
非運用系メモリ更新方式Info
- Publication number
- JP2679593B2 JP2679593B2 JP5256679A JP25667993A JP2679593B2 JP 2679593 B2 JP2679593 B2 JP 2679593B2 JP 5256679 A JP5256679 A JP 5256679A JP 25667993 A JP25667993 A JP 25667993A JP 2679593 B2 JP2679593 B2 JP 2679593B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- working
- control signal
- package
- write control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、二重化されたマイクロ
プロセッサ（以下ＣＰＵと呼ぶ）搭載パッケージを有す
るシステムに関し、特に非運用系パッケージのメモリ更
新方式に関する。
プロセッサ（以下ＣＰＵと呼ぶ）搭載パッケージを有す
るシステムに関し、特に非運用系パッケージのメモリ更
新方式に関する。
【０００２】
【従来の技術】一般に、運用系及び非運用系を備える２
重系システムでは非運用系メモリの内容を運用系メモリ
の内容と同一にしておく必要がある。
重系システムでは非運用系メモリの内容を運用系メモリ
の内容と同一にしておく必要がある。
【０００３】ここで、図２を参照して、従来の２重系シ
ステムについて概説する。前述のように、この種の２重
系システムでは運用パッケージ及び非運用パッケージを
備えており、運用パッケージ及び非運用パッケージには
それぞれＣＰＵ２１及び２２、メモリ２３及び２４、バ
ッファ２５及び２６、及び選択回路２７及び２８が備え
られている。
ステムについて概説する。前述のように、この種の２重
系システムでは運用パッケージ及び非運用パッケージを
備えており、運用パッケージ及び非運用パッケージには
それぞれＣＰＵ２１及び２２、メモリ２３及び２４、バ
ッファ２５及び２６、及び選択回路２７及び２８が備え
られている。
【０００４】ここで、運用系パッケージに着目して、Ｃ
ＰＵ２１からのアドレスバス、データバス、及び書込み
／読出制御信号線がバッファ２５に接続されるとともに
選択回路２７に接続されている。そして、バッファ２５
からアドレス、データ、及び書込み／読出制御信号がそ
れぞれ運用系アドレス、運用系データ、及び運用系書込
み／読出制御信号として運用系パッケージ外部（つま
り、非運用系パッケージ）に出力される。選択回路２７
には非運用系パッケージからのアドレス、データ、及び
書込み／読出制御信号がそれぞれ非運用系アドレス、非
運用系データ、及び非運用系書込み／読出制御信号とし
て与えられる。そして、選択回路２７では必要に応じて
これら信号を選択してメモリ２３にメモリアドレス、メ
モリデータ、メモリ書込み／読出制御信号として与え
る。
ＰＵ２１からのアドレスバス、データバス、及び書込み
／読出制御信号線がバッファ２５に接続されるとともに
選択回路２７に接続されている。そして、バッファ２５
からアドレス、データ、及び書込み／読出制御信号がそ
れぞれ運用系アドレス、運用系データ、及び運用系書込
み／読出制御信号として運用系パッケージ外部（つま
り、非運用系パッケージ）に出力される。選択回路２７
には非運用系パッケージからのアドレス、データ、及び
書込み／読出制御信号がそれぞれ非運用系アドレス、非
運用系データ、及び非運用系書込み／読出制御信号とし
て与えられる。そして、選択回路２７では必要に応じて
これら信号を選択してメモリ２３にメモリアドレス、メ
モリデータ、メモリ書込み／読出制御信号として与え
る。
【０００５】なお、非運用系パッケージにおいても図示
のようにアドレスバス、データバス、及び書込み／読出
制御信号線が接続されている。
のようにアドレスバス、データバス、及び書込み／読出
制御信号線が接続されている。
【０００６】図示の２重系システムでは運用系ＣＰＵに
よって非運用系メモリの更新を行っている。
よって非運用系メモリの更新を行っている。
【０００７】
【発明が解決しようとする課題】上述のように、従来の
２重系システムでは非運用系のメモリを更新する際、運
用系ＣＰＵによって非運用系メモリの更新が行われる結
果、運用系ＣＰＵの処理に負担がかかるという問題点が
ある。
２重系システムでは非運用系のメモリを更新する際、運
用系ＣＰＵによって非運用系メモリの更新が行われる結
果、運用系ＣＰＵの処理に負担がかかるという問題点が
ある。
【０００８】本発明の目的は運用系ＣＰＵへの負担が少
なくて済む非運用系メモリ更新方式を提供することにあ
る。
なくて済む非運用系メモリ更新方式を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明によれば、運用系
パッケージと非運用系パッケージを有する２重系システ
ムに用いられ、前記運用系パッケージ及び前記非運用系
パッケージにはそれぞれ運用系マイクロプロセッサ及び
非運用系マイクロプロセッサが備えられるとともに運用
系メモリ及び非運用系メモリが備えられ、前記運用系マ
イクロプロセッサは前記運用系メモリとデータバス及び
アドレスバスで接続され、前記運用系マイクロプロセッ
サは前記運用系メモリの内容を更新する際前記運用系メ
モリに対して書込み制御信号をメモリ書込み制御信号と
して送出し、前記運用系パッケージには、前記メモリ書
込み制御信号が与えられ該メモリ書込み制御信号に応じ
てポート書込みアドレスとポート書込み制御信号とを出
力するカウンタと、前記メモリ書込み制御信号が有効で
あると前記アドレスバス及び前記データバスの内容を保
持して前記ポート書込み制御信号に合わせてその保持内
容を予め設定された単位毎に区切って更新データとして
出力する保持回路と、前記ポート書込みアドレスと前記
ポート書込み制御信号とに応じて前記更新データを格納
する運用系デュアルポートメモリとが備えられており、
前記非運用系マイクロプロセッサは前記運用系デュアル
ポートメモリの内容をバッファを介して監視しており、
前記非運用系マイクロプロセッサは前記運用系デュアル
ポートメモリの内容が変化すると前記バッファを介して
前記運用系デュアルポートメモリから前記更新データを
そのアドレスととも読み出して前記非運用系メモリに前
記更新データを書き込んで前記非運用系メモリの内容を
更新するようにしたことを特徴とする非運用系メモリ更
新方式が得られる。
パッケージと非運用系パッケージを有する２重系システ
ムに用いられ、前記運用系パッケージ及び前記非運用系
パッケージにはそれぞれ運用系マイクロプロセッサ及び
非運用系マイクロプロセッサが備えられるとともに運用
系メモリ及び非運用系メモリが備えられ、前記運用系マ
イクロプロセッサは前記運用系メモリとデータバス及び
アドレスバスで接続され、前記運用系マイクロプロセッ
サは前記運用系メモリの内容を更新する際前記運用系メ
モリに対して書込み制御信号をメモリ書込み制御信号と
して送出し、前記運用系パッケージには、前記メモリ書
込み制御信号が与えられ該メモリ書込み制御信号に応じ
てポート書込みアドレスとポート書込み制御信号とを出
力するカウンタと、前記メモリ書込み制御信号が有効で
あると前記アドレスバス及び前記データバスの内容を保
持して前記ポート書込み制御信号に合わせてその保持内
容を予め設定された単位毎に区切って更新データとして
出力する保持回路と、前記ポート書込みアドレスと前記
ポート書込み制御信号とに応じて前記更新データを格納
する運用系デュアルポートメモリとが備えられており、
前記非運用系マイクロプロセッサは前記運用系デュアル
ポートメモリの内容をバッファを介して監視しており、
前記非運用系マイクロプロセッサは前記運用系デュアル
ポートメモリの内容が変化すると前記バッファを介して
前記運用系デュアルポートメモリから前記更新データを
そのアドレスととも読み出して前記非運用系メモリに前
記更新データを書き込んで前記非運用系メモリの内容を
更新するようにしたことを特徴とする非運用系メモリ更
新方式が得られる。
【００１０】
【実施例】以下本発明について実施例によって説明す
る。
る。
【００１１】図１を参照して、図示の２重系システムは
運用系／非運用系パッケージを備えており、運用系パッ
ケージはＣＰＵ１、メモリ３、カウンタ５、保持回路
７、バッファ９、及びデュアルポートメモリ（ＤＰＭ）
１１を備えている。同様に、非運用系パッケージはＣＰ
Ｕ２、メモリ４、カウンタ６、保持回路８、バッファ１
０、及びデュアルポートメモリ（ＤＰＭ）１２を備えて
いる。
運用系／非運用系パッケージを備えており、運用系パッ
ケージはＣＰＵ１、メモリ３、カウンタ５、保持回路
７、バッファ９、及びデュアルポートメモリ（ＤＰＭ）
１１を備えている。同様に、非運用系パッケージはＣＰ
Ｕ２、メモリ４、カウンタ６、保持回路８、バッファ１
０、及びデュアルポートメモリ（ＤＰＭ）１２を備えて
いる。
【００１２】運用系パッケージにおいて、ＣＰＵ１がメ
モリ３を更新する際、ＣＰＵ１では更新する内容に対応
させてアドレスバス、データバス、及び書込み制御信号
を制御する。
モリ３を更新する際、ＣＰＵ１では更新する内容に対応
させてアドレスバス、データバス、及び書込み制御信号
を制御する。
【００１３】カウンタ５には書込み制御信号（メモリ書
込み制御信号）が与えられ、カウンタ５ではＤＰＭ１１
に対してアドレス（ポートアドレス）と書込み制御信号
（ポート書込み制御信号）とを出力する。そして、メモ
リ３のデータを更新すると、カウンタ５では、保持回路
７で保持するデータ量に合わせてＤＰＭ１１に対する書
込み信号を数回有効にする。この際、カウンタ５ではＤ
ＰＭ１１の書込み制御信号を１回有効にする度に、ＤＰ
Ｍ１１に対する書込みアドレス値を増やして出力する。
なお、保持回路７で保持するデータ量はシステムによっ
て任意に設定される。
込み制御信号）が与えられ、カウンタ５ではＤＰＭ１１
に対してアドレス（ポートアドレス）と書込み制御信号
（ポート書込み制御信号）とを出力する。そして、メモ
リ３のデータを更新すると、カウンタ５では、保持回路
７で保持するデータ量に合わせてＤＰＭ１１に対する書
込み信号を数回有効にする。この際、カウンタ５ではＤ
ＰＭ１１の書込み制御信号を１回有効にする度に、ＤＰ
Ｍ１１に対する書込みアドレス値を増やして出力する。
なお、保持回路７で保持するデータ量はシステムによっ
て任意に設定される。
【００１４】保持回路７では書込み制御信号が有効であ
るとアドレスバスとデータバスの内容を保持する。内容
保持後、システムによって任意に設定された、つまり、
予め設定されたデータ量毎に保持内容を区切り、保持回
路７はカウンタ５から出力されるＤＰＭ書込制御信号に
合わせて保持したデータを順次選択し出力する。
るとアドレスバスとデータバスの内容を保持する。内容
保持後、システムによって任意に設定された、つまり、
予め設定されたデータ量毎に保持内容を区切り、保持回
路７はカウンタ５から出力されるＤＰＭ書込制御信号に
合わせて保持したデータを順次選択し出力する。
【００１５】ＤＰＭ１１では、保持回路７から出力され
るデータを、カウンタ５より出力されるアドレス信号で
示されるアドレスに、カウンタ５からの書込み制御信号
によって、格納する。
るデータを、カウンタ５より出力されるアドレス信号で
示されるアドレスに、カウンタ５からの書込み制御信号
によって、格納する。
【００１６】非運用系パッケージでは、ＣＰＵ２がバッ
ファ１０を介して、運用系パッケージのＤＰＭ１１の内
容を常時チェックする。そして、ＤＰＭ１１の内容がメ
モリ３の更新に合わせて変化すると、ＣＰＵ２ではＤＰ
Ｍ１１からメモリ３の更新内容を示すアドレスとデータ
を読み出して、メモリ４をメモリ３と同様な内容に更新
する。
ファ１０を介して、運用系パッケージのＤＰＭ１１の内
容を常時チェックする。そして、ＤＰＭ１１の内容がメ
モリ３の更新に合わせて変化すると、ＣＰＵ２ではＤＰ
Ｍ１１からメモリ３の更新内容を示すアドレスとデータ
を読み出して、メモリ４をメモリ３と同様な内容に更新
する。
【００１７】なお、非運用系パッケージが運用系パッケ
ージに切り替わり、運用系パッケージが非運用系パッケ
ージに切り替わった際にも上述の記載と同様に動作する
ことはいうまでもない。
ージに切り替わり、運用系パッケージが非運用系パッケ
ージに切り替わった際にも上述の記載と同様に動作する
ことはいうまでもない。
【００１８】
【発明の効果】以上説明したように、本発明では、運用
系メモリ更新時に運用系パッケージのメモリ更新内容を
ＤＰＭに格納し、非運用系パッケージでは運用系ＤＰＭ
からその更新内容を読み取って非運用系メモリを更新す
るようにしているから、運用系ＣＰＵの処理に全く負担
をかけないで非運用系のメモリの更新が行えるという効
果がある。
系メモリ更新時に運用系パッケージのメモリ更新内容を
ＤＰＭに格納し、非運用系パッケージでは運用系ＤＰＭ
からその更新内容を読み取って非運用系メモリを更新す
るようにしているから、運用系ＣＰＵの処理に全く負担
をかけないで非運用系のメモリの更新が行えるという効
果がある。
【図１】本発明による非運用系メモリ更新方式の一実施
例を説明するためのブロック図である。
例を説明するためのブロック図である。
【図２】従来の非運用系メモリ更新方式の一例を説明す
るためのブロック図である。
るためのブロック図である。
１，２，２１，２２ ＣＰＵ ３，４，２３，２４ メモリ ５，６ カウンタ（ＣＮＴ） ７，８ 保持回路 ９，１０，２５，２６ バッファ １１，１２ デュアルポートメモリ（ＤＰＭ） ２７，２８ 選択回路
Claims (1)
- 【請求項１】 運用系パッケージと非運用系パッケージ
を有する２重系システムに用いられ、前記運用系パッケ
ージ及び前記非運用系パッケージにはそれぞれ運用系マ
イクロプロセッサ及び非運用系マイクロプロセッサが備
えられるとともに運用系メモリ及び非運用系メモリが備
えられ、前記運用系マイクロプロセッサは前記運用系メ
モリとデータバス及びアドレスバスで接続され、前記運
用系マイクロプロセッサは前記運用系メモリの内容を更
新する際前記運用系メモリに対して書込み制御信号をメ
モリ書込み制御信号として送出し、前記運用系パッケー
ジには、前記メモリ書込み制御信号が与えられ該メモリ
書込み制御信号に応じてポート書込みアドレスとポート
書込み制御信号とを出力するカウンタと、前記メモリ書
込み制御信号が有効であると前記アドレスバス及び前記
データバスの内容を保持して前記ポート書込み制御信号
に合わせてその保持内容を予め設定された単位毎に区切
って更新データとして出力する保持回路と、前記ポート
書込みアドレスと前記ポート書込み制御信号とに応じて
前記更新データを格納する運用系デュアルポートメモリ
とが備えられており、前記非運用系マイクロプロセッサ
は前記運用系デュアルポートメモリの内容をバッファを
介して監視しており、前記非運用系マイクロプロセッサ
は前記運用系デュアルポートメモリの内容が変化すると
前記バッファを介して前記運用系デュアルポートメモリ
から前記更新データをそのアドレスととも読み出して前
記非運用系メモリに前記更新データを書き込んで前記非
運用系メモリの内容を更新するようにしたことを特徴と
する非運用系メモリ更新方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5256679A JP2679593B2 (ja) | 1993-10-14 | 1993-10-14 | 非運用系メモリ更新方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5256679A JP2679593B2 (ja) | 1993-10-14 | 1993-10-14 | 非運用系メモリ更新方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07110789A JPH07110789A (ja) | 1995-04-25 |
| JP2679593B2 true JP2679593B2 (ja) | 1997-11-19 |
Family
ID=17295968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5256679A Expired - Lifetime JP2679593B2 (ja) | 1993-10-14 | 1993-10-14 | 非運用系メモリ更新方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679593B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790034B2 (ja) * | 1994-03-28 | 1998-08-27 | 日本電気株式会社 | 非運用系メモリ更新方式 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63255760A (ja) * | 1987-04-14 | 1988-10-24 | Mitsubishi Electric Corp | 制御システム |
| JPH0283631A (ja) * | 1988-09-20 | 1990-03-23 | Nec Corp | 二重化情報処理装置のメモリアクセス方式 |
-
1993
- 1993-10-14 JP JP5256679A patent/JP2679593B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07110789A (ja) | 1995-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790034B2 (ja) | 非運用系メモリ更新方式 | |
| JP2679593B2 (ja) | 非運用系メモリ更新方式 | |
| JPH11510620A (ja) | 統合されたシステム／フレームバッファメモリ及びシステム、ならびにそれらの使用方法 | |
| JP3827068B2 (ja) | コントローラ | |
| JP3756215B2 (ja) | インタフェイスコントローラおよび方法 | |
| JPH03214250A (ja) | メモリ制御回路 | |
| JPH058592U (ja) | フレ―ム・メモリ動作回路 | |
| JP3331943B2 (ja) | 情報処理装置および入出力制御装置 | |
| JPH0865497A (ja) | 画像処理システム | |
| JP3415408B2 (ja) | 通信制御装置 | |
| JPH06103026A (ja) | メモリシステム | |
| JPH10312352A (ja) | メモリマップトｉ／ｏポート方式 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPH0516615B2 (ja) | ||
| JPH05342092A (ja) | 増設メモリパッケージ実装状態認識方式 | |
| JPH0333951A (ja) | マイクロコンピュータシステム | |
| JPS62212745A (ja) | バツフア記憶を有するデ−タ処理装置 | |
| JPH07114523A (ja) | 並列処理装置 | |
| JPS60100249A (ja) | メモリ制御回路 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPH10116227A (ja) | キャッシュメモリの書き戻し制御システム | |
| JPH04367044A (ja) | キャッシュメモリ | |
| JPH0264844A (ja) | 情報処理装置 | |
| JPS6121541A (ja) | 記憶回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970701 |