JPH0713869A - 動的アドレス変換機能を持つデータ処理システム - Google Patents
動的アドレス変換機能を持つデータ処理システムInfo
- Publication number
- JPH0713869A JPH0713869A JP5156923A JP15692393A JPH0713869A JP H0713869 A JPH0713869 A JP H0713869A JP 5156923 A JP5156923 A JP 5156923A JP 15692393 A JP15692393 A JP 15692393A JP H0713869 A JPH0713869 A JP H0713869A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- control register
- data processing
- address translation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
Abstract
(57)【要約】
【目的】本発明は、動的アドレス変換機構に従って仮想
アドレスから実アドレスへのアドレス変換を行いつつデ
ータ処理を実行していく構成を採る動的アドレス変換機
能を持つデータ処理システムに関し、確実なデータの保
護の実現を目的とする。 【構成】動的アドレス変換機構２の参照するアドレス変
換テーブル３の展開アドレスを管理する制御レジスタ６
を複数用意する構成を採るとともに、この制御レジスタ
６の内の１つを選択する選択手段７を備える構成を採
り、そして、動的アドレス変換機構２は、選択手段７が
選択する制御レジスタ６の指すアドレス変換テーブル３
を用いて動的アドレス変換を実行していくように構成す
る。
アドレスから実アドレスへのアドレス変換を行いつつデ
ータ処理を実行していく構成を採る動的アドレス変換機
能を持つデータ処理システムに関し、確実なデータの保
護の実現を目的とする。 【構成】動的アドレス変換機構２の参照するアドレス変
換テーブル３の展開アドレスを管理する制御レジスタ６
を複数用意する構成を採るとともに、この制御レジスタ
６の内の１つを選択する選択手段７を備える構成を採
り、そして、動的アドレス変換機構２は、選択手段７が
選択する制御レジスタ６の指すアドレス変換テーブル３
を用いて動的アドレス変換を実行していくように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、動的アドレス変換機構
に従って仮想アドレスから実アドレスへのアドレス変換
を行いつつデータ処理を実行していく構成を採る動的ア
ドレス変換機能を持つデータ処理システムに関し、特
に、確実なデータの保護を実現できる動的アドレス変換
機能を持つデータ処理システムに関する。
に従って仮想アドレスから実アドレスへのアドレス変換
を行いつつデータ処理を実行していく構成を採る動的ア
ドレス変換機能を持つデータ処理システムに関し、特
に、確実なデータの保護を実現できる動的アドレス変換
機能を持つデータ処理システムに関する。
【０００２】近年の計算機システムでは、利用者の増大
や社会への貢献度の向上に伴って、データの規模・重要
度が拡大する一方である。このようなことを背景にし
て、システムや各ユーザのデータの保護の強化が叫ばれ
ている。
や社会への貢献度の向上に伴って、データの規模・重要
度が拡大する一方である。このようなことを背景にし
て、システムや各ユーザのデータの保護の強化が叫ばれ
ている。
【０００３】
【従来の技術】入出力装置を制御するチャネル装置を例
にして従来技術を説明する。計算機システムでは、各ユ
ーザに対して仮想データ空間を個別に与える構成を採っ
ている。すなわち、ユーザに実アドレスが直接与えられ
る場合、ユーザは主記憶装置上の任意の領域へのアクセ
スが可能であり、ともすると、システム領域や他のユー
ザ領域のデータを無意識のうちに破壊してしまう危険性
がある。そこで、ユーザに個別の仮想領域を与えること
によって、その範囲でのみ主記憶装置にアクセス可能に
することで、少なくとも他のユーザ空間のデータを破壊
する危険性を回避するのである。
にして従来技術を説明する。計算機システムでは、各ユ
ーザに対して仮想データ空間を個別に与える構成を採っ
ている。すなわち、ユーザに実アドレスが直接与えられ
る場合、ユーザは主記憶装置上の任意の領域へのアクセ
スが可能であり、ともすると、システム領域や他のユー
ザ領域のデータを無意識のうちに破壊してしまう危険性
がある。そこで、ユーザに個別の仮想領域を与えること
によって、その範囲でのみ主記憶装置にアクセス可能に
することで、少なくとも他のユーザ空間のデータを破壊
する危険性を回避するのである。
【０００４】このような構成を採るときにあって、主記
憶装置と入出力装置との間でデータ転送を行う際に、チ
ャネル装置でもって仮想アドレスから実アドレスへのア
ドレス変換を行うことになるが、従来では、このアドレ
ス変換に必要となるセグメントテーブルの展開アドレス
を管理する制御レジスタを１つとする構成を採ってい
る。
憶装置と入出力装置との間でデータ転送を行う際に、チ
ャネル装置でもって仮想アドレスから実アドレスへのア
ドレス変換を行うことになるが、従来では、このアドレ
ス変換に必要となるセグメントテーブルの展開アドレス
を管理する制御レジスタを１つとする構成を採ってい
る。
【０００５】すなわち、図５に示すように、セグメント
テーブルの展開アドレスを管理する制御レジスタ１０を
１つ用意する構成を採って、この制御レジスタ１０の管
理する展開アドレスの指すセグメントテーブルを使っ
て、仮想アドレスから実アドレスへのアドレス変換を実
行するという構成を採っているのである。ここで、図
中、１１は実記憶領域、１２は仮想記憶領域、１３は仮
想記憶領域１２のシステム空間、１４は仮想記憶領域１
２のユーザ空間、１５はシステム空間１３に展開される
チャネルプログラム、１６はユーザ空間１４に展開され
るユーザデータ、１７は入出力装置である。
テーブルの展開アドレスを管理する制御レジスタ１０を
１つ用意する構成を採って、この制御レジスタ１０の管
理する展開アドレスの指すセグメントテーブルを使っ
て、仮想アドレスから実アドレスへのアドレス変換を実
行するという構成を採っているのである。ここで、図
中、１１は実記憶領域、１２は仮想記憶領域、１３は仮
想記憶領域１２のシステム空間、１４は仮想記憶領域１
２のユーザ空間、１５はシステム空間１３に展開される
チャネルプログラム、１６はユーザ空間１４に展開され
るユーザデータ、１７は入出力装置である。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来技術では、チャネルプログラム１５についての仮想ア
ドレスから実アドレスへのアドレス変換と、ユーザデー
タ１６についての仮想アドレスから実アドレスへのアド
レス変換とを同一の制御レジスタ１０を用いて行う構成
を採っていることから、ユーザデータ１６を展開するユ
ーザ空間１４と、チャネルプログラム１５を展開するシ
ステム空間１３とが独立でなくなる。これから、ユーザ
がシステム空間１３中のチャネルプログラム１５へのア
クセスが可能となるので、ユーザが無意識のうちにこの
システム空間１３のデータを破壊してしまうことがある
という問題点があった。
来技術では、チャネルプログラム１５についての仮想ア
ドレスから実アドレスへのアドレス変換と、ユーザデー
タ１６についての仮想アドレスから実アドレスへのアド
レス変換とを同一の制御レジスタ１０を用いて行う構成
を採っていることから、ユーザデータ１６を展開するユ
ーザ空間１４と、チャネルプログラム１５を展開するシ
ステム空間１３とが独立でなくなる。これから、ユーザ
がシステム空間１３中のチャネルプログラム１５へのア
クセスが可能となるので、ユーザが無意識のうちにこの
システム空間１３のデータを破壊してしまうことがある
という問題点があった。
【０００７】本発明はかかる事情に鑑みてなされたもの
であって、動的アドレス変換機構に従って仮想アドレス
から実アドレスへのアドレス変換を行いつつデータ処理
を実行していく構成を採るときにあって、確実なデータ
の保護を実現できる新たな動的アドレス変換機能を持つ
データ処理システムの提供を目的とする。
であって、動的アドレス変換機構に従って仮想アドレス
から実アドレスへのアドレス変換を行いつつデータ処理
を実行していく構成を採るときにあって、確実なデータ
の保護を実現できる新たな動的アドレス変換機能を持つ
データ処理システムの提供を目的とする。
【０００８】
【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明を具備するデータ処理シ
ステムであって、動的アドレス変換機構２を備えて、こ
の動的アドレス変換機構２に従って仮想アドレスから実
アドレスへのアドレス変換を行いつつデータ処理を実行
していく構成を採るものである。
を図示する。図中、１は本発明を具備するデータ処理シ
ステムであって、動的アドレス変換機構２を備えて、こ
の動的アドレス変換機構２に従って仮想アドレスから実
アドレスへのアドレス変換を行いつつデータ処理を実行
していく構成を採るものである。
【０００９】３はアドレス変換テーブルであって、セグ
メントテーブル４と、ページテーブル５とから構成され
るもの、６は複数備えられる制御レジスタであって、セ
グメントテーブル４の展開アドレスを管理することでア
ドレス変換テーブル３の展開アドレスを管理するもの、
７は選択手段であって、制御レジスタ６の内の１つを選
択するものである。
メントテーブル４と、ページテーブル５とから構成され
るもの、６は複数備えられる制御レジスタであって、セ
グメントテーブル４の展開アドレスを管理することでア
ドレス変換テーブル３の展開アドレスを管理するもの、
７は選択手段であって、制御レジスタ６の内の１つを選
択するものである。
【００１０】
【作用】本発明のデータ処理システム１では、例えば、
システム空間用の制御レジスタ６と、ユーザデータ用の
制御レジスタ６とを別々に持つというように、複数の制
御レジスタ６を備える構成を採ることを特徴とする。
システム空間用の制御レジスタ６と、ユーザデータ用の
制御レジスタ６とを別々に持つというように、複数の制
御レジスタ６を備える構成を採ることを特徴とする。
【００１１】そして、選択手段７は、この複数用意され
る制御レジスタ６の内の１つを選択し、この選択を受け
て、動的アドレス変換機構２は、その選択された制御レ
ジスタ６の指すセグメントテーブル４／ページテーブル
５を参照して仮想アドレスを実アドレスへとアドレス変
換していく。
る制御レジスタ６の内の１つを選択し、この選択を受け
て、動的アドレス変換機構２は、その選択された制御レ
ジスタ６の指すセグメントテーブル４／ページテーブル
５を参照して仮想アドレスを実アドレスへとアドレス変
換していく。
【００１２】このようにして、本発明によれば、アドレ
ス変換テーブル３の展開アドレスを管理する制御レジス
タ６を複数設ける構成を採ることから、例えば、システ
ム空間と各ユーザデータ空間とを独立に扱うことが可能
になって、それにより、各ユーザが無意識にシステム空
間や他のユーザデータ空間をアクセスしてしまうことで
そのデータを破壊してしまうといったような不都合を解
消することができるようになる。
ス変換テーブル３の展開アドレスを管理する制御レジス
タ６を複数設ける構成を採ることから、例えば、システ
ム空間と各ユーザデータ空間とを独立に扱うことが可能
になって、それにより、各ユーザが無意識にシステム空
間や他のユーザデータ空間をアクセスしてしまうことで
そのデータを破壊してしまうといったような不都合を解
消することができるようになる。
【００１３】
【実施例】以下、チャネル装置を備えるデータ処理シス
テムに適用した実施例に従って本発明を詳細に説明す
る。
テムに適用した実施例に従って本発明を詳細に説明す
る。
【００１４】チャネル装置を備えるデータ処理システム
では、主記憶装置と入出力装置との間でデータ転送を行
う際に、チャネル装置でもって仮想アドレスから実アド
レスへのアドレス変換を実行する。
では、主記憶装置と入出力装置との間でデータ転送を行
う際に、チャネル装置でもって仮想アドレスから実アド
レスへのアドレス変換を実行する。
【００１５】図２に、このアドレス変換を本発明で実現
する場合の実施例構成を図示する。ここで、図５で説明
したものと同じものについては同一の記号で示してあ
り、１０ａは、システム空間１３に展開されるチャネル
プログラム１５のアドレス変換用に用意される制御レジ
スタ、１０ｂは、ユーザ空間１４に展開されるユーザデ
ータ１６のアドレス変換用に用意される制御レジスタで
ある。なお、以下、図中において、制御レジスタ１０ａ
をＳＴＷ０と略記することがあり、また、制御レジスタ
１０ｂをＳＴＷ１と略記することがある。
する場合の実施例構成を図示する。ここで、図５で説明
したものと同じものについては同一の記号で示してあ
り、１０ａは、システム空間１３に展開されるチャネル
プログラム１５のアドレス変換用に用意される制御レジ
スタ、１０ｂは、ユーザ空間１４に展開されるユーザデ
ータ１６のアドレス変換用に用意される制御レジスタで
ある。なお、以下、図中において、制御レジスタ１０ａ
をＳＴＷ０と略記することがあり、また、制御レジスタ
１０ｂをＳＴＷ１と略記することがある。
【００１６】このように、本発明でもってチャネルＤＡ
Ｔを実現する場合には、図５に示した従来技術と異なっ
て、セグメントテーブルの展開アドレスを管理する制御
レジスタとして、チャネルプログラム１５用の制御レジ
スタ１０ａと、ユーザデータ１６用の制御レジスタ１０
ｂという２つを備える構成を採ることを特徴とするもの
である。すなわち、本発明では、従来から備えられてい
た制御レジスタ１０ａ（従来では、この制御レジスタ１
０ａを使ってユーザデータ１６のアドレス変換も実行す
る構成を採っている）に加えて、新たに制御レジスタ１
０ｂを備える構成を採るものである。
Ｔを実現する場合には、図５に示した従来技術と異なっ
て、セグメントテーブルの展開アドレスを管理する制御
レジスタとして、チャネルプログラム１５用の制御レジ
スタ１０ａと、ユーザデータ１６用の制御レジスタ１０
ｂという２つを備える構成を採ることを特徴とするもの
である。すなわち、本発明では、従来から備えられてい
た制御レジスタ１０ａ（従来では、この制御レジスタ１
０ａを使ってユーザデータ１６のアドレス変換も実行す
る構成を採っている）に加えて、新たに制御レジスタ１
０ｂを備える構成を採るものである。
【００１７】図３に、この２つの制御レジスタ１０ａ，
１０ｂの選択処理の一実施例を図示する。図中、２０は
バッファであって、実記憶領域１１に展開されるチャネ
ルプログラム１５（チャネルコマンドのつながりで構成
される）から読み出されるチャネルコマンドを一時的に
格納するものである。このようにして読み出されるチャ
ネルコマンドは、あるデータ量のユーザデータ１６をあ
る仮想アドレスを起点として読み出して入出力装置１７
に出力するというような入出力制御処理を記述するもの
である。
１０ｂの選択処理の一実施例を図示する。図中、２０は
バッファであって、実記憶領域１１に展開されるチャネ
ルプログラム１５（チャネルコマンドのつながりで構成
される）から読み出されるチャネルコマンドを一時的に
格納するものである。このようにして読み出されるチャ
ネルコマンドは、あるデータ量のユーザデータ１６をあ
る仮想アドレスを起点として読み出して入出力装置１７
に出力するというような入出力制御処理を記述するもの
である。
【００１８】２１はチャネルコマンドの持つ制御ビット
であって、チャネルコマンドに記述される仮想アドレス
のアドレス変換に用いる制御レジスタを指定するもので
ある。この制御ビット２１に“１”が立つときには、上
述の新たに設ける制御レジスタ１０ｂの使用の指定を意
味し、一方、“０”が立つときには、上述の従来から設
けられている制御レジスタ１０ａの使用の指定を意味す
ることになる。
であって、チャネルコマンドに記述される仮想アドレス
のアドレス変換に用いる制御レジスタを指定するもので
ある。この制御ビット２１に“１”が立つときには、上
述の新たに設ける制御レジスタ１０ｂの使用の指定を意
味し、一方、“０”が立つときには、上述の従来から設
けられている制御レジスタ１０ａの使用の指定を意味す
ることになる。
【００１９】２２は有効性ビットであって、チャネルコ
マンドの持つ制御ビット２１の有効・無効を表示するも
のである。この有効性ビット２２に“１”が立つときに
は、制御ビット２１の指定を有効として扱うことを意味
し、一方、“０”が立つときには、制御ビット２１の指
定を無効として扱うことを意味する。
マンドの持つ制御ビット２１の有効・無効を表示するも
のである。この有効性ビット２２に“１”が立つときに
は、制御ビット２１の指定を有効として扱うことを意味
し、一方、“０”が立つときには、制御ビット２１の指
定を無効として扱うことを意味する。
【００２０】２３はＡＮＤ回路であって、制御ビット２
１が“１”を表示し、かつ有効性ビット２２が“１”を
表示するときに“１”を出力し、それ以外のときに
“０”を出力するものである。このＡＮＤ回路２３が
“１”を出力するときに、信号線２５を介して制御レジ
スタ１０ｂの使用が活性化されることになる。
１が“１”を表示し、かつ有効性ビット２２が“１”を
表示するときに“１”を出力し、それ以外のときに
“０”を出力するものである。このＡＮＤ回路２３が
“１”を出力するときに、信号線２５を介して制御レジ
スタ１０ｂの使用が活性化されることになる。
【００２１】２４はインバータ回路であって、ＡＮＤ回
路２３の出力値を反転して出力するものである。このイ
ンバータ回路２４が“１”を出力するときに、信号線２
６を介して制御レジスタ１０ａの使用が活性化されるこ
とになる。
路２３の出力値を反転して出力するものである。このイ
ンバータ回路２４が“１”を出力するときに、信号線２
６を介して制御レジスタ１０ａの使用が活性化されるこ
とになる。
【００２２】次に、このように構成される実施例の動作
処理を図４に示す処理フローに従って説明する。この処
理フローに示すように、先ず最初に、ステップ１で、ア
ドレスモードが仮想アドレスモードであるのか実アドレ
スモードであるのかを判断して、実アドレスモードであ
ることを判断するときには、ステップ２に進んで、実ア
ドレスモードで動作する。
処理を図４に示す処理フローに従って説明する。この処
理フローに示すように、先ず最初に、ステップ１で、ア
ドレスモードが仮想アドレスモードであるのか実アドレ
スモードであるのかを判断して、実アドレスモードであ
ることを判断するときには、ステップ２に進んで、実ア
ドレスモードで動作する。
【００２３】一方、仮想アドレスモードであることを判
断するときには、ステップ３に進んで、チャネルプログ
ラム１５のアドレス変換用に用意される制御レジスタ１
０ａの指すセグメントテーブル／ページテーブルを使っ
て仮想アドレスを実アドレスに変換して、その実アドレ
スに展開されるチャネルコマンドをフェッチしてバッフ
ァ２０に格納する。
断するときには、ステップ３に進んで、チャネルプログ
ラム１５のアドレス変換用に用意される制御レジスタ１
０ａの指すセグメントテーブル／ページテーブルを使っ
て仮想アドレスを実アドレスに変換して、その実アドレ
スに展開されるチャネルコマンドをフェッチしてバッフ
ァ２０に格納する。
【００２４】続いて、ステップ４で、ＡＮＤ回路２３に
従って、バッファ２０に格納されるチャネルコマンドの
持つ制御ビット２１が“１”を表示し、かつ有効性ビッ
ト２２が“１”を表示する状態にあるか否かを判断し
て、この状態にあることを判断すると、ステップ５に進
んで、新たに設けた制御レジスタ１０ｂの指すセグメン
トテーブル／ページテーブルを使ってチャネルコマンド
の記述する仮想アドレスを実アドレスに変換して、その
実アドレスに展開されるユーザデータ１６をフェッチし
て入出力装置１７に出力するというような入出力制御処
理を実行していく。
従って、バッファ２０に格納されるチャネルコマンドの
持つ制御ビット２１が“１”を表示し、かつ有効性ビッ
ト２２が“１”を表示する状態にあるか否かを判断し
て、この状態にあることを判断すると、ステップ５に進
んで、新たに設けた制御レジスタ１０ｂの指すセグメン
トテーブル／ページテーブルを使ってチャネルコマンド
の記述する仮想アドレスを実アドレスに変換して、その
実アドレスに展開されるユーザデータ１６をフェッチし
て入出力装置１７に出力するというような入出力制御処
理を実行していく。
【００２５】一方、ステップ４で、バッファ２０に格納
されるチャネルコマンドの持つ制御ビット２１が“１”
を表示し、かつ有効性ビット２２が“１”を表示する状
態にないことを判断すると、ステップ６に進んで、制御
レジスタ１０ａの指すセグメントテーブル／ページテー
ブルを使ってチャネルコマンドの記述する仮想アドレス
を実アドレスに変換して、その実アドレスに展開される
ユーザデータ１６をフェッチして入出力装置１７に出力
するというような入出力制御処理を実行していく。
されるチャネルコマンドの持つ制御ビット２１が“１”
を表示し、かつ有効性ビット２２が“１”を表示する状
態にないことを判断すると、ステップ６に進んで、制御
レジスタ１０ａの指すセグメントテーブル／ページテー
ブルを使ってチャネルコマンドの記述する仮想アドレス
を実アドレスに変換して、その実アドレスに展開される
ユーザデータ１６をフェッチして入出力装置１７に出力
するというような入出力制御処理を実行していく。
【００２６】このように、この実施例では、チャネルＤ
ＡＴ用のアドレス変換テーブルの展開アドレスを管理す
る制御レジスタとして、チャネルプログラム１５用とユ
ーザデータ１６用の２つを用意する構成を採り、かつ、
チャネルコマンドにユーザデータ１６用の制御レジスタ
１０ｂを使用するか否かを指定する構成を採るととも
に、この指定の有効性を管理する有効性ビット２２を備
える構成を採って、有効性ビット２２が指定の有効性を
表示するときにあって、チャネルコマンドがユーザデー
タ１６用の制御レジスタ１０ｂの使用を指定するときに
は、その制御レジスタ１０ｂの指すアドレス変換テーブ
ルを用いて、チャネルコマンドに記述される仮想アドレ
スの動的アドレス変換を実行し、一方、チャネルコマン
ドがユーザデータ１６用の制御レジスタ１０ｂの使用を
指定していないときには、チャネルプログラム１５用の
制御レジスタ１０ａの指すアドレス変換テーブルを用い
て、チャネルコマンドに記述される仮想アドレスの動的
アドレス変換を実行するとともに、有効性ビット２２が
指定の無効性を表示するときには、チャネルプログラム
１５用の制御レジスタ１０ａの指すアドレス変換テーブ
ルを用いて、チャネルコマンドに記述される仮想アドレ
スの動的アドレス変換を実行していくように構成するも
のである。
ＡＴ用のアドレス変換テーブルの展開アドレスを管理す
る制御レジスタとして、チャネルプログラム１５用とユ
ーザデータ１６用の２つを用意する構成を採り、かつ、
チャネルコマンドにユーザデータ１６用の制御レジスタ
１０ｂを使用するか否かを指定する構成を採るととも
に、この指定の有効性を管理する有効性ビット２２を備
える構成を採って、有効性ビット２２が指定の有効性を
表示するときにあって、チャネルコマンドがユーザデー
タ１６用の制御レジスタ１０ｂの使用を指定するときに
は、その制御レジスタ１０ｂの指すアドレス変換テーブ
ルを用いて、チャネルコマンドに記述される仮想アドレ
スの動的アドレス変換を実行し、一方、チャネルコマン
ドがユーザデータ１６用の制御レジスタ１０ｂの使用を
指定していないときには、チャネルプログラム１５用の
制御レジスタ１０ａの指すアドレス変換テーブルを用い
て、チャネルコマンドに記述される仮想アドレスの動的
アドレス変換を実行するとともに、有効性ビット２２が
指定の無効性を表示するときには、チャネルプログラム
１５用の制御レジスタ１０ａの指すアドレス変換テーブ
ルを用いて、チャネルコマンドに記述される仮想アドレ
スの動的アドレス変換を実行していくように構成するも
のである。
【００２７】このようにして、本発明を用いることで、
従来技術との互換性を保持しつつ、チャネルプログラム
１５の展開されるシステム空間１３と、ユーザデータ１
６の展開されるユーザ空間１４とを独立に扱うことが実
現できるのである。
従来技術との互換性を保持しつつ、チャネルプログラム
１５の展開されるシステム空間１３と、ユーザデータ１
６の展開されるユーザ空間１４とを独立に扱うことが実
現できるのである。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
動的アドレス変換機構に従って仮想アドレスから実アド
レスへのアドレス変換を行いつつデータ処理を実行して
いく構成を採るときにあって、動的アドレス変換機構の
参照するアドレス変換テーブルの展開アドレスを管理す
る制御レジスタを複数設ける構成を採ることから、例え
ば、システム空間と各ユーザデータ空間とを独立に扱う
ことが可能になって、それにより、各ユーザが無意識に
システム空間や他のユーザデータ空間をアクセスしてし
まうことでそのデータを破壊してしまうといったような
不都合を解消することができるようになる。
動的アドレス変換機構に従って仮想アドレスから実アド
レスへのアドレス変換を行いつつデータ処理を実行して
いく構成を採るときにあって、動的アドレス変換機構の
参照するアドレス変換テーブルの展開アドレスを管理す
る制御レジスタを複数設ける構成を採ることから、例え
ば、システム空間と各ユーザデータ空間とを独立に扱う
ことが可能になって、それにより、各ユーザが無意識に
システム空間や他のユーザデータ空間をアクセスしてし
まうことでそのデータを破壊してしまうといったような
不都合を解消することができるようになる。
【図１】本発明の原理構成図である。
【図２】本発明の一実施例である。
【図３】本発明の一実施例である。
【図４】実施例の動作処理の処理フローである。
【図５】従来技術の説明図である。
１ データ処理システム ２ 動的アドレス変換機構 ３ アドレス変換テーブル ４ セグメントテーブル ５ ページテーブル ６ 制御レジスタ ７ 選択手段
Claims (1)
- 【請求項１】 動的アドレス変換機構(2) に従って仮想
アドレスから実アドレスへのアドレス変換を行いつつデ
ータ処理を実行していく構成を採る動的アドレス変換機
能を持つデータ処理システムにおいて、 動的アドレス変換機構(2) の参照するアドレス変換テー
ブル(3) の展開アドレスを管理する制御レジスタ(6) を
複数用意する構成を採るとともに、該制御レジスタ(6)
の内の１つを選択する選択手段(7) を備える構成を採
り、 そして、動的アドレス変換機構(2) は、上記選択手段
(7) が選択する制御レジスタ(6) の指すアドレス変換テ
ーブル(3) を用いて動的アドレス変換を実行していくよ
う処理することを、 特徴とする動的アドレス変換機能を持つデータ処理シス
テム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156923A JPH0713869A (ja) | 1993-06-28 | 1993-06-28 | 動的アドレス変換機能を持つデータ処理システム |
| US08/890,345 US5873128A (en) | 1993-06-28 | 1997-07-09 | Data processing system with dynamic address translation function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156923A JPH0713869A (ja) | 1993-06-28 | 1993-06-28 | 動的アドレス変換機能を持つデータ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0713869A true JPH0713869A (ja) | 1995-01-17 |
Family
ID=15638332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5156923A Pending JPH0713869A (ja) | 1993-06-28 | 1993-06-28 | 動的アドレス変換機能を持つデータ処理システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5873128A (ja) |
| JP (1) | JPH0713869A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020531951A (ja) * | 2017-08-21 | 2020-11-05 | アリババ グループ ホウルディング リミテッド | カーネル空間及びユーザ空間のメモリ管理のための方法及びシステム |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10891238B1 (en) | 2019-06-28 | 2021-01-12 | International Business Machines Corporation | Dynamically joining and splitting dynamic address translation (DAT) tables based on operational context |
| US11176056B2 (en) | 2019-06-28 | 2021-11-16 | International Business Machines Corporation | Private space control within a common address space |
| US11074195B2 (en) | 2019-06-28 | 2021-07-27 | International Business Machines Corporation | Access to dynamic address translation across multiple spaces for operational context subspaces |
| US10970224B2 (en) | 2019-06-28 | 2021-04-06 | International Business Machines Corporation | Operational context subspaces |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1447297A (en) * | 1972-12-06 | 1976-08-25 | Amdahl Corp | Data processing system |
| JPS5452929A (en) * | 1977-10-05 | 1979-04-25 | Hitachi Ltd | Address converting device for information processor |
| US5127094A (en) * | 1987-11-09 | 1992-06-30 | Hitachi, Ltd. | Virtual storage type computer system |
| US5023773A (en) * | 1988-02-10 | 1991-06-11 | International Business Machines Corporation | Authorization for selective program access to data in multiple address spaces |
-
1993
- 1993-06-28 JP JP5156923A patent/JPH0713869A/ja active Pending
-
1997
- 1997-07-09 US US08/890,345 patent/US5873128A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020531951A (ja) * | 2017-08-21 | 2020-11-05 | アリババ グループ ホウルディング リミテッド | カーネル空間及びユーザ空間のメモリ管理のための方法及びシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5873128A (en) | 1999-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002288038A (ja) | アドレス変換装置および方法 | |
| JPH0844565A (ja) | レジスタファイル装置及びレジスタファイルアクセス方法 | |
| US5991848A (en) | Computing system accessible to a split line on border of two pages within one cycle | |
| US6851036B1 (en) | Method and apparatus for controlling external devices through address translation buffer | |
| JPH0713869A (ja) | 動的アドレス変換機能を持つデータ処理システム | |
| JPH05189352A (ja) | Ｉ／ｏアドレス変換方式 | |
| JPH07334420A (ja) | 拡張メモリ制御回路 | |
| KR920003845B1 (ko) | 개인용 컴퓨터의 사용자를 위한 rom의 영역 확장 시스템 | |
| JP2522063B2 (ja) | シングルチップマイクロコンピュ―タ | |
| JP2003196087A (ja) | マイクロコントローラのメモリアドレッシング方法及びページマッピング装置 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JPH0865497A (ja) | 画像処理システム | |
| JPS6341102B2 (ja) | ||
| JPS6265149A (ja) | メモリ管理ユニツト書き換え方式 | |
| JPS61190642A (ja) | 主記憶制御方式 | |
| JP2003186626A (ja) | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ | |
| JPH0836522A (ja) | メモリ制御方式 | |
| JPH04213743A (ja) | 情報処理装置 | |
| JPH05197612A (ja) | データ・アクセス回路 | |
| JPS63261446A (ja) | 拡張仮想記憶制御方式 | |
| JPH01200450A (ja) | メモリ拡張回路 | |
| JPS6019259A (ja) | 情報処理装置 | |
| JPH06124226A (ja) | アクセス変換制御装置 | |
| JPH04168545A (ja) | インターフェース回路 | |
| JPH0934776A (ja) | 情報処理装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030715 |