JPH04213743A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04213743A JPH04213743A JP40110990A JP40110990A JPH04213743A JP H04213743 A JPH04213743 A JP H04213743A JP 40110990 A JP40110990 A JP 40110990A JP 40110990 A JP40110990 A JP 40110990A JP H04213743 A JPH04213743 A JP H04213743A
- Authority
- JP
- Japan
- Prior art keywords
- external storage
- storage device
- program
- management area
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、複数の付加記憶装置を
備えた情報処理装置に関する。
備えた情報処理装置に関する。
【0002】
【従来の技術】一般の情報処理装置、例えばパーソナル
コンピュータの分野において、外部記憶装置を装着して
多種類のアプリケーションソフトを作動させる場合が多
くなってきている。パーソナルなコンピュータに使用さ
れる外部記憶装置は小型でカード化された媒体を使用さ
れる傾向にある。代表例としては書換え可能なICカー
ド、RAMディスクボード、フロッピーディスクなどで
あるが、その記憶容量は未だ小容量で、小型携帯用コン
ピュータにとっては媒体を複数枚用意してその都度差し
替えて本体を作動させることになる。すなわち外部記憶
装置に記憶されているオペレーションシステムで情報処
理装置本体のシステムを立ち上げ、その後アプリケーシ
ョンプログラムが記憶されている外部記憶装置でアプリ
ケーションプログラムを動作させていた。もしくはオペ
レーションシステムとアプリケーションプログラムの両
者が記憶されている外部記憶装置を本体に接続して立ち
上げることにより実用化していた。
コンピュータの分野において、外部記憶装置を装着して
多種類のアプリケーションソフトを作動させる場合が多
くなってきている。パーソナルなコンピュータに使用さ
れる外部記憶装置は小型でカード化された媒体を使用さ
れる傾向にある。代表例としては書換え可能なICカー
ド、RAMディスクボード、フロッピーディスクなどで
あるが、その記憶容量は未だ小容量で、小型携帯用コン
ピュータにとっては媒体を複数枚用意してその都度差し
替えて本体を作動させることになる。すなわち外部記憶
装置に記憶されているオペレーションシステムで情報処
理装置本体のシステムを立ち上げ、その後アプリケーシ
ョンプログラムが記憶されている外部記憶装置でアプリ
ケーションプログラムを動作させていた。もしくはオペ
レーションシステムとアプリケーションプログラムの両
者が記憶されている外部記憶装置を本体に接続して立ち
上げることにより実用化していた。
【0003】
【発明が解決しようとする課題】しかしながらかかる従
来技術では外部記憶装置をその都度入れ換えて本体を使
用する必要があり、使用者にとっては複雑な操作を行っ
ていた。またはオペレーションシステムとアプリケーシ
ョンプログラムの両方が記憶されている外部記憶装置が
必要であった。特に簡単な操作で動作できることを目的
とした情報処理の場合にはICカードの様にアプリケー
ションプログラムのみ記憶されている外部記憶装置とオ
ペレーションシステムが記憶されている外部記憶装置と
共に使用しなくてはならない。ところがオペレーション
システムが記憶されている外部記憶装置も1台となるた
めにアプリケーションプログラムの使用環境に影響し、
本来のアプリケーションプログラムが目的とする動作が
できなくなる場合が生じていた。
来技術では外部記憶装置をその都度入れ換えて本体を使
用する必要があり、使用者にとっては複雑な操作を行っ
ていた。またはオペレーションシステムとアプリケーシ
ョンプログラムの両方が記憶されている外部記憶装置が
必要であった。特に簡単な操作で動作できることを目的
とした情報処理の場合にはICカードの様にアプリケー
ションプログラムのみ記憶されている外部記憶装置とオ
ペレーションシステムが記憶されている外部記憶装置と
共に使用しなくてはならない。ところがオペレーション
システムが記憶されている外部記憶装置も1台となるた
めにアプリケーションプログラムの使用環境に影響し、
本来のアプリケーションプログラムが目的とする動作が
できなくなる場合が生じていた。
【0004】本発明は、このような問題を解決するため
に、情報処理装置に接続されている複数の外部記憶装置
を1台の外部記憶装置として扱うことができ使用者の操
作性向上及びアプリケーションプログラム動作保証をす
ることを目的とする。
に、情報処理装置に接続されている複数の外部記憶装置
を1台の外部記憶装置として扱うことができ使用者の操
作性向上及びアプリケーションプログラム動作保証をす
ることを目的とする。
【0005】
【課題を解決するための手段】本発明は、複数の外部記
憶装置を付加接続して作動させる情報処理装置であって
、前記複数の外部記憶装置の各々はソフトウェアプログ
ラムを作動させるためのプログラム管理領域を備えた情
報処理装置において、前記情報処理装置は前記複数の外
部記憶装置の中の一つの外部記憶装置のプログラム管理
領域を書き換え、前記一つのプログラム管理領域が前記
複数の外部記憶装置のデータ領域をアクセスできるよう
に前記情報処理装置はアドレス変換機構を備えているこ
とを特徴とする。
憶装置を付加接続して作動させる情報処理装置であって
、前記複数の外部記憶装置の各々はソフトウェアプログ
ラムを作動させるためのプログラム管理領域を備えた情
報処理装置において、前記情報処理装置は前記複数の外
部記憶装置の中の一つの外部記憶装置のプログラム管理
領域を書き換え、前記一つのプログラム管理領域が前記
複数の外部記憶装置のデータ領域をアクセスできるよう
に前記情報処理装置はアドレス変換機構を備えているこ
とを特徴とする。
【0006】
【作用】外部記憶装置のプログラム管理領域の一部を書
き換えて、情報処理装置本体が外部記憶装置のプログラ
ム管理領域のいずれのデータも読み込みにいくように動
作を変換する。
き換えて、情報処理装置本体が外部記憶装置のプログラ
ム管理領域のいずれのデータも読み込みにいくように動
作を変換する。
【0007】
【実施例】図1は、本発明による情報処理装置10の全
体の概略ブロック図を示す。外部記憶装置A12は、磁
気フロッピーディスク、磁気ハードディスク、RAM、
磁気バブル、光ディスク、ICカード等で構成されてお
り、外部記憶装置B13は、磁気フロッピーディスク、
磁気ハードディスク、ROM、RAM、磁気バブル、光
ディスク、ICカード等で構成されている。アドレス変
換機構14によって、外部記憶装置A12と外部記憶装
置B13を1つの外部記憶装置15として扱うことがで
きる。
体の概略ブロック図を示す。外部記憶装置A12は、磁
気フロッピーディスク、磁気ハードディスク、RAM、
磁気バブル、光ディスク、ICカード等で構成されてお
り、外部記憶装置B13は、磁気フロッピーディスク、
磁気ハードディスク、ROM、RAM、磁気バブル、光
ディスク、ICカード等で構成されている。アドレス変
換機構14によって、外部記憶装置A12と外部記憶装
置B13を1つの外部記憶装置15として扱うことがで
きる。
【0008】図2は、外部記憶装置Aのメモリレイアウ
ト図である。外部記憶装置Aはイニシャルプログラムロ
ーダ(IPL)21、プログラム領域のブロック管理領
域22、プログラムエントリー管理領域23、プログラ
ム領域24から構成されている。図3は、外部記憶装置
Bのメモリレイアウト図である。外部記憶装置Bはイニ
シャルプログラムローダ(IPL)25、プログラム領
域のブロック管理領域26、プログラムエントリー管理
領域27、プログラム領域28から構成されている。た
だし、外部記憶装置Bはイニシャルプログラムローダ(
IPL)25がなく、プログラム領域のブロック管理領
域26、プログラムエントリー管理領域27、プログラ
ム領域28から構成されていてもよい。
ト図である。外部記憶装置Aはイニシャルプログラムロ
ーダ(IPL)21、プログラム領域のブロック管理領
域22、プログラムエントリー管理領域23、プログラ
ム領域24から構成されている。図3は、外部記憶装置
Bのメモリレイアウト図である。外部記憶装置Bはイニ
シャルプログラムローダ(IPL)25、プログラム領
域のブロック管理領域26、プログラムエントリー管理
領域27、プログラム領域28から構成されている。た
だし、外部記憶装置Bはイニシャルプログラムローダ(
IPL)25がなく、プログラム領域のブロック管理領
域26、プログラムエントリー管理領域27、プログラ
ム領域28から構成されていてもよい。
【0009】図4は、その初期化処理フローチャートで
あり、図2の構成を用いて説明すると起動時にアドレス
変換機構を使用するか選択を行なう(ステップ31)。 外部記憶装置のアドレス変換機構を選択しない場合は、
従来どおり外部記憶装置A12と外部記憶装置B13と
別々に初期設定を行う。この場合使用者は2つの外部記
憶装置を扱うこととなる。外部記憶装置のアドレス変換
機構を選択する場合は、外部記憶装置B13のプログラ
ムエントリー管理領域27の情報を外部記憶装置A12
のプログラムエントリー管理領域23に移動しプログラ
ムエントリー管理領域23aとする(ステップ32)。 このとき先頭のプログラム領域のブロック番号は外部記
憶装置B13であることを示すための拡張フラグを立て
たものとする。次に外部記憶装置B13のプログラム領
域のブロック管理領域26の情報を外部記憶装置A12
のプログラム領域のブロック管理領域22に移動しプロ
グラム領域のブロック管理領域22aとする(ステップ
33)。このときプログラム領域のブロック番号は拡張
フラグを立てておく。
あり、図2の構成を用いて説明すると起動時にアドレス
変換機構を使用するか選択を行なう(ステップ31)。 外部記憶装置のアドレス変換機構を選択しない場合は、
従来どおり外部記憶装置A12と外部記憶装置B13と
別々に初期設定を行う。この場合使用者は2つの外部記
憶装置を扱うこととなる。外部記憶装置のアドレス変換
機構を選択する場合は、外部記憶装置B13のプログラ
ムエントリー管理領域27の情報を外部記憶装置A12
のプログラムエントリー管理領域23に移動しプログラ
ムエントリー管理領域23aとする(ステップ32)。 このとき先頭のプログラム領域のブロック番号は外部記
憶装置B13であることを示すための拡張フラグを立て
たものとする。次に外部記憶装置B13のプログラム領
域のブロック管理領域26の情報を外部記憶装置A12
のプログラム領域のブロック管理領域22に移動しプロ
グラム領域のブロック管理領域22aとする(ステップ
33)。このときプログラム領域のブロック番号は拡張
フラグを立てておく。
【0010】図5は、アドレス変換機構が有効な時の外
部記憶装置15のメモリレイアウト図である。外部記憶
装置15はイニシャルプログラムローダ(IPL)21
、プログラム領域のブロック管理領域22a、プログラ
ムエントリー管理領域23a、プログラム領域24、プ
ログラム領域28から構成されている。
部記憶装置15のメモリレイアウト図である。外部記憶
装置15はイニシャルプログラムローダ(IPL)21
、プログラム領域のブロック管理領域22a、プログラ
ムエントリー管理領域23a、プログラム領域24、プ
ログラム領域28から構成されている。
【0011】図6は、補助記憶装置をアクセスする場合
の処理フローチャートである。アドレス変換機構が有効
かチェックする(ステップ51)。無効の場合は通常の
処理を行う。有効な場合はアクセスする部分のチェック
を行う(ステップ52)。プログラムエントリー管理領
域23aから、アクセスするプログラムの先頭プログラ
ム領域のブロック番号を得る。この番号に拡張フラグが
付いている場合は外部記憶装置B13とする。番号に拡
張フラグが付いていない場合は外部記憶装置A12とす
る。
の処理フローチャートである。アドレス変換機構が有効
かチェックする(ステップ51)。無効の場合は通常の
処理を行う。有効な場合はアクセスする部分のチェック
を行う(ステップ52)。プログラムエントリー管理領
域23aから、アクセスするプログラムの先頭プログラ
ム領域のブロック番号を得る。この番号に拡張フラグが
付いている場合は外部記憶装置B13とする。番号に拡
張フラグが付いていない場合は外部記憶装置A12とす
る。
【0012】拡張フラグがついていない場合は、この番
号を基に格納アドレスを計算し、先頭プログラム領域を
アクセスする。以降はプログラム領域のブロック管理領
域22aの番号を基に格納アドレスを計算し、順次プロ
グラム領域をアクセスする(ステップ53)。
号を基に格納アドレスを計算し、先頭プログラム領域を
アクセスする。以降はプログラム領域のブロック管理領
域22aの番号を基に格納アドレスを計算し、順次プロ
グラム領域をアクセスする(ステップ53)。
【0013】拡張フラグがついている場合は、この番号
から拡張フラグ部分を取り除き格納アドレスを計算し、
先頭プログラム領域をアクセスする。以降はプログラム
領域のブロック管理領域22aの番号から拡張フラグ部
分を取り除き格納アドレスを計算し、順次プログラム領
域をアクセスする(ステップ54)。
から拡張フラグ部分を取り除き格納アドレスを計算し、
先頭プログラム領域をアクセスする。以降はプログラム
領域のブロック管理領域22aの番号から拡張フラグ部
分を取り除き格納アドレスを計算し、順次プログラム領
域をアクセスする(ステップ54)。
【0014】以上の実施例は、それぞれ外部記憶装置に
すべてプログラム管理領域を備えている場合で説明した
が、本発明はいずれか少なくとも一つの外部装置に管理
領域を持っている場合でも同様な効果がある。
すべてプログラム管理領域を備えている場合で説明した
が、本発明はいずれか少なくとも一つの外部装置に管理
領域を持っている場合でも同様な効果がある。
【0015】
【発明の効果】以上、説明した本発明によれば、情報処
理装置に接続されている複数の外部記憶装置を1台の外
部記憶装置として扱うことができ、オペレーティングシ
ステムの外部記憶装置数の制限にかかる事なく、また簡
単に自由にアプリケーションプログラムを使用すること
ができる。
理装置に接続されている複数の外部記憶装置を1台の外
部記憶装置として扱うことができ、オペレーティングシ
ステムの外部記憶装置数の制限にかかる事なく、また簡
単に自由にアプリケーションプログラムを使用すること
ができる。
【図面の簡単な説明】
【図1】本発明による情報処理装置の概略ブロック図、
【図2】、
【図3】本発明による外部記憶装置のメモリレイアウト
図、
図、
【図4】初期設定処理フローチャート、
【図5】アドレ
ス変換機構による外部記憶装置のメモリレイアウト図、
ス変換機構による外部記憶装置のメモリレイアウト図、
【図6】補助記憶装置アクセス処理フローチャートであ
る。
る。
10:情報処理装置
11:制御部
12:外部記憶装置A
13:外部記憶装置B
14:アドレス変換機構
15:外部記憶装置
16:内部記憶装置
Claims (1)
- 【請求項1】複数の外部記憶装置を付加接続して作動さ
せる情報処理装置において、前記複数の外部記憶装置の
少なくとも一つはソフトウェアプログラムを作動させる
ためのプログラム管理領域を備えており、前記情報処理
装置は前記複数の外部記憶装置の中の一つの外部記憶装
置のプログラム管理領域を書き換え、前記プログラム管
理領域が前記複数の外部記憶装置のデータ領域をアクセ
スできるように前記情報処理装置はアドレス変換機構を
備えていることを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40110990A JPH04213743A (ja) | 1990-12-10 | 1990-12-10 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP40110990A JPH04213743A (ja) | 1990-12-10 | 1990-12-10 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04213743A true JPH04213743A (ja) | 1992-08-04 |
Family
ID=18510966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP40110990A Pending JPH04213743A (ja) | 1990-12-10 | 1990-12-10 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04213743A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003178530A (ja) * | 2002-10-21 | 2003-06-27 | Fujitsu Ltd | 電子装置、制御装置及び処理制御方法 |
-
1990
- 1990-12-10 JP JP40110990A patent/JPH04213743A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003178530A (ja) * | 2002-10-21 | 2003-06-27 | Fujitsu Ltd | 電子装置、制御装置及び処理制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5546585A (en) | Personal computer system with start-up capability from an external mass storage device | |
US6421776B1 (en) | Data processor having BIOS packing compression/decompression architecture | |
US7120730B2 (en) | System and method for executing binary images | |
JP2835184B2 (ja) | 情報処理装置、デバイス制御方法、およびicカード | |
JP4597459B2 (ja) | 装置の列挙のための仮想rom | |
JP3627915B2 (ja) | ブートブロックフラッシュメモリ制御回路、およびそれを備えたicメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法 | |
JPH0296246A (ja) | 論理プロセッサ設備を供なったデータプロセッシングシステム内で論理システムの起動を制御する装置 | |
JPH01263737A (ja) | エミュレーション装置 | |
JPH04213743A (ja) | 情報処理装置 | |
JP3544734B2 (ja) | マルチパネルのパラメータ初期化時設定装置および初期化時設定方法 | |
US5873128A (en) | Data processing system with dynamic address translation function | |
JP3497810B2 (ja) | 多重可変アドレスマッピング回路 | |
US20060242351A1 (en) | Method and apparatus for loading instructions into high memory | |
JPH07105011A (ja) | プログラムロード方法 | |
JP3467167B2 (ja) | プログラミング言語処理系における割込処理方法、装置およびその記録媒体 | |
JPS60160443A (ja) | デ−タ処理装置 | |
WO2002048844A2 (en) | Changing of operating modes in a computer | |
KR100392453B1 (ko) | 컴퓨터 및 그 제어방법 | |
JPH01230120A (ja) | 情報処理装置 | |
JPH04130949A (ja) | 簡易システム起動方式 | |
JP3345050B2 (ja) | 二次元配列型メモリシステム | |
JP2858517B2 (ja) | コンピュータシステム及び同システムにおいてアドレス指定可能な拡張された記憶装置を与える方法 | |
JPS6265149A (ja) | メモリ管理ユニツト書き換え方式 | |
JPS63303445A (ja) | メモリ制御装置 | |
JPH10312353A (ja) | コンピュータシステムおよびpcカードスロットの制御方法 |