JPH06124226A

JPH06124226A - アクセス変換制御装置

Info

Publication number: JPH06124226A
Application number: JP27564892A
Authority: JP
Inventors: Tatsuya Yamaguchi; 達也山口; Kiyoshi Sudo; 清須藤; Kiminari Ogura; 仁成小椋; Yasutomo Sakurai; 康智桜井; Koichi Odawara; 孝一小田原; Takumi Nonaka; 巧野中; Kenji Hoshi; 健二星; Eiji Kanetani; 英治金谷
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-10-14
Filing date: 1992-10-14
Publication date: 1994-05-06

Abstract

(57)【要約】【目的】アクセス変換制御装置に関し、汎用性のある
プログラムを使用することができることを目的とする。【構成】プロセッサ１と、このプロセッサ１からのア
クセス命令によりアクセスされる複数のローカルストレ
ージ２-1…２-nとを有し、前記各ローカルストレージ２
-1…２-n毎に異なる命令によりアクセスを行う装置にお
いて、一のローカルストレージ２-1に対するアクセス命
令における指定アドレスが特定のアドレスを指定すると
きには他のローカルストレージへのアクセスに変換する
変換装置３を設けたこととして構成する

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセッサのアクセス
変換制御装置に係り、特に、プロセッサと、このプロセ
ッサからのアクセス命令によりアクセスされる複数のロ
ーカルストレージとを有し、前記各ローカルストレージ
毎に異なる命令によりアクセスを行う装置に関する。

【０００２】近年の情報処理装置は１６ビットから３２
ビット化、あるいはさらに多ビット化が進み、プロセッ
サからアクセスできる範囲が拡範囲となりつつあり、一
般的なメモリ空間、ＩＯ空間だけでなくプロセッサ固有
のストレージ空間等も存在する。本発明は、プロセッサ
の特定ストレージへのアクセスにおいて、アクセス変換
において有効な手段を提供する事により、アクセス空間
の拡範囲化する中の空間制御等を柔軟に行えるものとし
たものである。

【０００３】

【従来の技術】従来上述のようなアクセス変換制御装置
として図４に示すものがある。図４において１０はプロ
セッサ、１１はプロセッサの中枢部、２０は高速で比較
的小容量であり、プロセッサ１０からは外部レジスタと
して、プロセッサ１０内部のレジスタと同様に使用され
るローカルストレージ（以下ストレージＡ）、２１は中
又は大容量ではあるがストレージＡ２０より低速のロー
カルストレージ（以下ストレージＢ）を示す。また、１
２はプロセッサ中枢部１１がストレージＡ２０をアクセ
スする命令（以降ＭＶＥ(Move External Register)命令
とする）だった場合に、例えばプロセッサの走行レベル
により異なった値を格納するストレージＡ用のオリジン
レジスタ、１３はプロセッサの出力するアドレス値に上
記オリジンレジスタの値を加え、ストレージＡに対する
アドレスを出力する加算器を示している。

【０００４】このような例において、ストレージＡアド
レス線よりストレージＡ２０のアドレスの元となるアド
レスが出力されると、このアドレス値とストレージＡ用
のオリジンレジスタ１２の格納している値と加算器１３
により加算され、ストレージＡアドレス線１４を経てプ
ロセッサ１０からストレージＡ２０に出力される。アク
セス制御信号はストレージＡ制御線１５から出力され、
ストレージＡ２０に対し、ライト／リードの指令を伝え
る。また、リード／ライトされるデータのやりとりはス
トレージＡデータ線１６により行われる。

【０００５】プロセッサ１０の中枢部１１により実行さ
れる命令がストレージＢ２１をアクセスする命令（以降
ＣＳＡ(Controll Strage Acsess)命令とする）のときに
は、ストレージＢアドレス線１７に出力するアドレスが
そのままストレージＢ２１のアドレスとして使用され、
ストレージＢ制御線１８からアクセス制御を行い、スト
レージＢデータ線１９を介してデータのやりとりを行
う。

【０００６】従って本例の場合、ＭＶＥ命令の実行では
ストレージＡ２０のアクセスしかできず、同様にＣＳＡ
命令ではストレージＢ２１のアクセスしかできない。

【０００７】

【発明が解決しようとする課題】従来では、上述したよ
うに、ストレージＡはプロセッサの命令長でアドレッ
シング範囲は固定され、ダイレクトアドレッシング範囲
は小さいので、外部に拡張用のオリジンレジスタを備
え、ダイレクトアドレスと加算を行いストレージアドレ
スをつくる。

【０００８】一方、低速大容量であるストレージＢに対
してはプロセッサからは本来のローカルストレージとし
て見え、命令ではアドレスレジスタ（図示していない）
を用い、命令実行毎にアドレスレジスタへアクセスした
いアドレスを設定してから命令を行うため、一回のアク
セスには時間がかかる。ところで、上述した従来の構成
においては外部拡張レジスタとして使用する高速小容量
ストレージは、システム規模の拡大により、容量が不足
してくる場合がある。このように容量が足りないときに
はストレージＢを使用することが考えられるが、このよ
うな場合には、アクセス命令そのものを変える必要があ
り、プログラム（ファームウェア等）は使用しずらくな
り又、アドレスレジスタ等の更新を毎回行わなければな
らず、処理速度が非常に遅くなるという問題が起こる。

【０００９】また、システムの改変を行い、ストレージ
Ａの容量を拡大したような場合にも、それまでストレー
ジＢをアクセスしていたのを、ストレージＡをアクセス
する事が出来るようになることがあり、このような場合
にもプログラム中のアクセス命令を変更する必要が生
じ、手間が係るという問題がある。そこで本発明は、汎
用性のあるプログラムを使用することができるアクセス
変換制御装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明において、上記の
課題を解決するための第１の手段は、図１に示すように
プロセッサ１と、このプロセッサ１からのアクセス命令
によりアクセスされる複数のローカルストレージ２-1…
２-nとを有し、前記各ローカルストレージ２-1…２-n毎
に異なる命令によりアクセスを行う装置において、アク
セス変換制御装置を一のローカルストレージ１-1に対す
るアクセス命令における指定アドレスが特定のアドレス
を指定するときには他のローカルストレージへのアクセ
スに変換する変換装置３を設けて構成したことである。

【００１１】また、本発明において、上記の課題を解決
するための第２の手段は、プロセッサと、このプロセッ
サからのアクセス命令によりアクセスされる複数のロー
カルストレージとを有し、前記各空間毎に異なる命令に
よりアクセスされ、一のローカルストレージに対するプ
ロセッサからのアクセス命令における指定アドレスに加
算されるアドレス値を格納するレジスタと、加算装置と
を有し、上記レジスタの値を変更することにより、プロ
セッサからの同一アドレスの指定により一のローカルス
トレージに対する異なる領域へのアドレス指定を行う装
置において、アクセス変換制御装置を上記レジスタの値
が、特定の値であることを検出して検出信号を発生する
レジスタ値検出手段と、検出信号を受け、上記一のロー
カルストレージに対するアドレス指定命令を他のローカ
ルストレージに対するアクセスに変換する変換装置を設
けたことである。

【００１２】

【作用】本発明の第１の手段によれば、変換装置で高速
小容量ストレージアクセス命令を低速大容量ストレージ
へのアクセスに変換することができ、プログラム（ファ
ームウェア）の処理の複雑化を防止し、また処理速度も
低下することなく大量のデータ処理が可能となる。

【００１３】また、本発明の第２の手段によれば、レジ
スタ値検出手段がレジスタの値が、特定の値であること
を検出して検出信号を発生すると、変換装置は検出信号
を受け、一のローカルストレージに対するアドレス指定
命令を他のローカルストレージに対するアクセスに変換
するから、同様にプログラム（ファームウェア）の処理
の複雑化をすることなく、また処理速度も低下させるこ
となく、大量のデータ処理が可能となる。

【００１４】

【実施例】以下本発明に係るアクセス変換制御装置の実
施例を図面に基づいて説明する。図２は本発明に係るア
クセス変換制御装置の実施例を示すものである。図２に
おいて、２０は従来と同様のストレージＡ、２１は同様
のストレージＢ、３０はプロセッサ、３１はプロセッサ
中枢部、３２は通常のプロセッサの走行レベルに基づい
て制御されて、所定のアドレスが格納されると共に、ス
トレージＢを指定するときには総てのビットに“０”
（オール０）が格納されるように制御されるオリジンレ
ジスタ、３３は加算器を示している。また４１はプロセ
ッサの命令をオペレーションコード部とオペランド部に
分けて一時格納する命令レジスタ（ＭｉＲ）、４２はオ
ペレーションコードを復号するデコーダ、４３、４４は
復号されたオペレーションコードに基づいてストレージ
ＡまたはストレージＢの制御を行う制御回路、４５は命
令レジスタのオペランドに基づいてストレージＢのアド
レスを出力するアドレスレジスタ、４６はデータを一時
格納するデータレジスタを示している。

【００１５】そして本実施例ではオリジンレジスタ３２
には、オリジンレジスタにオール０が記載されたことを
検出して切換支持出力を発生する０検出器４７と、オー
ル０が検出されたときストレージＢへのアドレス線の切
換を行うマルチプレクサ（ＭＰＸ）を設けるものとして
いる。さらにデコーダ４２と、両ストレージの制御回路
の間にも図３に示すように、デコーダ４２からＭＶＥが
出力されているときでも上記０検出回路からの切換支持
出力により、ストレージＢ制御回路にＣＳＡが支持され
るようにアンドゲート４８及びオアゲート４９を設ける
ものとしている。

【００１６】従って、本実施例によれば、プロセッサ中
枢部３１の中にある命令レジスタ：ＭｉＲ４１により実
行する命令は従来例で示したストレージＡ２０へのアク
セス制御命令：ＭＶＥと、ストレージＢ２１へのアクセ
ス制御命令：ＣＳＡのみ記述する。そして、ＣＳＡ命令
によるストレージＢ２１アクセス制御は従来例に同じで
ある。

【００１７】ＭＶＥ命令実行では、まずＭｉＲ４１に命
令が格納される。上位側のオペレーションコードはデコ
ーダ４２によりデコードされ、ＭＶＥ命令の実行を判別
し、デコーダ４２からストレージＡ制御回路４３へＭＶ
Ｅ信号として起動する。ストレージＡ制御回路４３はＭ
ｉＲ４１の下位側のオペランドをストレージＡ２０の直
接アドレスとしてストレージＡアドレス線５１の情報
と、オリジンレジスタ３２の値とを加算器３３により加
算を行った（ここでＭＶＥ命令以前にオリジンレジスタ
３２には所定の値がセットされている。）アドレスをス
トレージＡアドレス線５３に出力すると共に、指定アド
レスへのライト／リード制御をストレージＡ制御回路４
３からストレージＡ制御線５２に出力し、ストレージＡ
データ線５４を介してデータのやりとりをデータレジス
タ４６とストレージＡ２０との間で行う。

【００１８】本実施例において０検出回路４７はオリジ
ンレジスタ３２の値を常に監視し、オペレーションコー
ドでＭＶＥ命令が指定されていても、プログラムの指定
によりストレージＢにアクセスする指定がされている場
合、即ち、オール０であると切換指示出力をオンにす
る。該切換指示出力はストレージＡ制御回路４３、スト
レージＢ制御回路４４、及びＭＰＸ４８に伝わる。本信
号がオンでＭＶＥ命令を実行すると、ストレージＡ制御
回路４３は動作せず、ストレージＢ制御回路４４があた
かもＣＳＡ命令が起動されたものとして動作し、アドレ
スはＭＰＸ４８により加算器３３の出力を選択する事
で、ストレージＡ２０用のアドレスがそのままストレー
ジＢ２１用として使用され、ストレージＢ制御回路４４
からストレージＢ制御線５５へ制御情報を出力し、スト
レージＢ２１とデータレジスタ４６との間でストレージ
Ｂデータ線５７を介してデータのやりとりが行われる。

【００１９】従って本実施例によれば、アクセス変換制
御装置として、従来から使用されているオリジンレジス
タを利用して０検出器とマルチプレクサ等の小規模のハ
ードウエアを追加するだけで、一のローカルストレージ
に対するアドレス指定命令を他のローカルストレージに
対するアクセスに変換することができ、プログラム（フ
ァームウェア）の処理の複雑化をすることなく、また処
理速度も低下させることなく、大量のデータ処理を可能
とする事ができる。

【００２０】

【発明の効果】本発明によりればアクセス変換制御装置
に変換装置という小規模のハードウエアを設けることに
より、高速小容量ストレージアクセス命令を低速大容量
ストレージへのアクセスに変換することができ、プログ
ラム（ファームウェア）の処理の複雑化を防止し、また
処理速度も低下することなく、大量のデータ処理が可能
とすることができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の原理を示す図である。

【図２】本発明に係るアクセス変換制御装置の実施例を
示す図である。

【図３】図２に示したアクセス変換制御装置のデコーダ
とストレージ制御回路の接続の状態を示す図である

【図４】従来の装置を示す図である。

【符号の説明】

１プロセッサ２-1…２-n ローカルストレージ３変換装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者桜井康智神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者小田原孝一神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者野中巧神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者星健二神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者金谷英治神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】プロセッサ（１）と、このプロセッサ
（１）からのアクセス命令によりアクセスされる複数の
ローカルストレージ（２-1…２-n）とを有し、前記各ロ
ーカルストレージ（２-1…２-n）毎に異なる命令により
アクセスを行う装置において、一のローカルストレージ（２-1）に対するアクセス命令
における指定アドレスが特定のアドレスを指定するとき
には他のローカルストレージへのアクセスに変換する変
換装置（３）を設けたことを特徴とするアクセス変換制
御装置。
【請求項２】プロセッサと、このプロセッサからのア
クセス命令によりアクセスされる複数のローカルストレ
ージとを有し、前記各空間毎に異なる命令によりアクセ
スされ、一のローカルストレージに対するプロセッサからのアク
セス命令における指定アドレスに加算されるアドレス値
を格納するレジスタと、加算装置とを有し、上記レジス
タの値を変更することにより、プロセッサからの同一ア
ドレスの指定により一のローカルストレージに対する異
なる領域へのアドレス指定を行う装置において、上記レジスタの値が、特定の値であることを検出して検
出信号を発生するレジスタ値検出手段と、検出信号を受け、上記一のローカルストレージに対する
アドレス指定命令を他のローカルストレージに対するア
クセスに変換する変換装置を設けたことを特徴とするア
クセス変換制御装置。