JPH0776983B2 - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH0776983B2 JPH0776983B2 JP59277714A JP27771484A JPH0776983B2 JP H0776983 B2 JPH0776983 B2 JP H0776983B2 JP 59277714 A JP59277714 A JP 59277714A JP 27771484 A JP27771484 A JP 27771484A JP H0776983 B2 JPH0776983 B2 JP H0776983B2
- Authority
- JP
- Japan
- Prior art keywords
- storage
- data
- written
- card
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は、記憶手段と御手段とを内蔵し、専用アクセス
装置に装着してデータの書込みおよび読出しを行うよう
に構成されたICカードに関する。
装置に装着してデータの書込みおよび読出しを行うよう
に構成されたICカードに関する。
［発明の技術的背景とその問題点］ 近年、銀行や各種サービス産業分野においては、記憶手
段と制御手段とを内蔵したICカードと、その専用アクセ
ス装置とによるオンライン型のデータ処理システムが採
用されつつある。
段と制御手段とを内蔵したICカードと、その専用アクセ
ス装置とによるオンライン型のデータ処理システムが採
用されつつある。
ところで、このシステムには、ICカードに対する書込デ
ータ量がICカードの記憶可能容量を超過した時点、ある
いはその直前の時点を検出する手段が設けられている。
ータ量がICカードの記憶可能容量を超過した時点、ある
いはその直前の時点を検出する手段が設けられている。
しかしながら、このような記憶残量を確認する手段は、
ICカードと別個独立したブロックとして、専用アクセス
装置内に設けられており、システムで用いるICカードが
多種多様である場合には、各ICカードの記憶容量に対応
させて複数組設けておく必要があった。
ICカードと別個独立したブロックとして、専用アクセス
装置内に設けられており、システムで用いるICカードが
多種多様である場合には、各ICカードの記憶容量に対応
させて複数組設けておく必要があった。
このため、近年の技術革新によるIC自体の集積化に伴
い、従来専用アクセス装置側に設けられていた記憶残量
を確認する手段をICカード側に設けることにより、ICカ
ード側でその時点でのICカードの記憶残量を計算し、こ
れをユーザに提示するようにしたICカードが知られてい
る（特開昭59−71200号公報等）。
い、従来専用アクセス装置側に設けられていた記憶残量
を確認する手段をICカード側に設けることにより、ICカ
ード側でその時点でのICカードの記憶残量を計算し、こ
れをユーザに提示するようにしたICカードが知られてい
る（特開昭59−71200号公報等）。
しかしながら、上記ICカードは、その記憶残量を計算す
るのみであり、例えば、書込むべきデータ量が記憶残量
よりも多い場合については何ら考慮されていなかった。
るのみであり、例えば、書込むべきデータ量が記憶残量
よりも多い場合については何ら考慮されていなかった。
また、このような場合に、実際にデータの書込みを行っ
ていって記憶残量が不足した時点（つまり、記憶残量
０）で、初めてシステム等による再生処理を行うという
方法では、それまでに行ったデータの書き込み処理が全
て無駄になってしまうという問題があった。
ていって記憶残量が不足した時点（つまり、記憶残量
０）で、初めてシステム等による再生処理を行うという
方法では、それまでに行ったデータの書き込み処理が全
て無駄になってしまうという問題があった。
具体的には、例えば、ICカードを用いた銀行の預金取引
においては、取引内容等を記憶するため、その情報をIC
カードに書込むことが行われている。ところが、上述の
ようなシステムでは、書込むべきデータを逐次ICカード
に書込んでいって、ICカードに書込むことができなくな
った時点、即ち、記憶残量が０になった時点で初めて書
き込み処理を中断し、それに対応する処理（例えば、IC
カードの再発行処理）を行っていたため、それまでICカ
ードに対して行われていた書き込み処理が全て無駄にな
っていまっていた。
においては、取引内容等を記憶するため、その情報をIC
カードに書込むことが行われている。ところが、上述の
ようなシステムでは、書込むべきデータを逐次ICカード
に書込んでいって、ICカードに書込むことができなくな
った時点、即ち、記憶残量が０になった時点で初めて書
き込み処理を中断し、それに対応する処理（例えば、IC
カードの再発行処理）を行っていたため、それまでICカ
ードに対して行われていた書き込み処理が全て無駄にな
っていまっていた。
このことは、ICカードに書込むべきデータをある単位で
まとめて書込まなければならないときに特に考慮すべき
問題である。
まとめて書込まなければならないときに特に考慮すべき
問題である。
しかして、急を要する取引が行われようとしている場合
等には、ユーザに対してはもちろん、各方面に多大な迷
惑をかけてしまうという問題があった。
等には、ユーザに対してはもちろん、各方面に多大な迷
惑をかけてしまうという問題があった。
［発明の目的］ 本発明は、このような事情に基づいてなされたもので、
書込むべきデータの量が記憶残量よりも多い場合の無駄
な書き込み処理を防止して、取引実行段階におけるトラ
ブルの発生を極力低減せしめることができるとともに、
専用のアクセス装置側には、特に新しい手段を設ける必
要のないICカードを提供することを目的としている。
書込むべきデータの量が記憶残量よりも多い場合の無駄
な書き込み処理を防止して、取引実行段階におけるトラ
ブルの発生を極力低減せしめることができるとともに、
専用のアクセス装置側には、特に新しい手段を設ける必
要のないICカードを提供することを目的としている。
［発明の概要］ すなわち本発明のICカードは、ワード単位でデータを記
憶する区分記憶領域を複数連続して有する記憶手段と、
前記区分記憶領域の総数を記憶した区分記憶領域総数記
憶手段と、前記記憶手段に対して書込むべきデータのワ
ード数を入力するワード数入力手段と、前記区分記憶領
域において前記データが書込まれていない最初の区分記
憶領域のアドレス値を保持する書込アドレス保存手段
と、前記ワード数入力手段により入力されたワード数に
応じて前記アドレス値を変更する手段と、前記区分記憶
領域総数記憶手段に記憶されている前記区分記憶領域の
総数から、前記書込アドレス保存手段に保存されている
アドレス値と、前記ワード数入力手段によって入力され
たワード数とを減算する手段と、前記減算する手段によ
る結果に基づいて前記データが前記記憶手段に書込可能
であるか否かを判定する判定手段と、前記判定手段によ
る前記判定結果を外部に出力する出力手段とを具備す
る。
憶する区分記憶領域を複数連続して有する記憶手段と、
前記区分記憶領域の総数を記憶した区分記憶領域総数記
憶手段と、前記記憶手段に対して書込むべきデータのワ
ード数を入力するワード数入力手段と、前記区分記憶領
域において前記データが書込まれていない最初の区分記
憶領域のアドレス値を保持する書込アドレス保存手段
と、前記ワード数入力手段により入力されたワード数に
応じて前記アドレス値を変更する手段と、前記区分記憶
領域総数記憶手段に記憶されている前記区分記憶領域の
総数から、前記書込アドレス保存手段に保存されている
アドレス値と、前記ワード数入力手段によって入力され
たワード数とを減算する手段と、前記減算する手段によ
る結果に基づいて前記データが前記記憶手段に書込可能
であるか否かを判定する判定手段と、前記判定手段によ
る前記判定結果を外部に出力する出力手段とを具備す
る。
［発明の実施例］ 以下、本発明の実施例の詳細を図面に基づいて説明す
る。
る。
第１図は本発明のICカードの内部構成を示すブロック図
である。
である。
同図において１はワード単位でデータの書込みおよび読
出しが行われる複数の連続した区分記憶領域Ａを有する
記憶部である。
出しが行われる複数の連続した区分記憶領域Ａを有する
記憶部である。
この記憶部１の各区分記憶領域Ａの最初の１ビット（MS
B・Most Segnificant Bit）は、書込フラグＦにされて
いる。このフラグＦが「１レベル」である区分記憶領域
Ａはすでにデータが書込まれている領域であり、フラグ
Ｆが「０レベル」である区分記憶領域Ａは、その時点で
はデータの書込みが行われていない未使用の領域であ
る。
B・Most Segnificant Bit）は、書込フラグＦにされて
いる。このフラグＦが「１レベル」である区分記憶領域
Ａはすでにデータが書込まれている領域であり、フラグ
Ｆが「０レベル」である区分記憶領域Ａは、その時点で
はデータの書込みが行われていない未使用の領域であ
る。
２は後述するアクセスコントローラ、３は記憶部１に書
込むべきデータD1あるいは記憶部１から読出したデータ
D2を一時的に保存するデータレジスタ、４は外部から指
定される記憶部１に対しての読出アドレスD3のアドレス
値を保存する読出アドレスレジスタ、５は記憶部１にお
ける、データが書込まれていない最初の区分記憶領域Ａ
の絶対アドレスD4のアドレス値を保存する書込アドレス
レジスタを示している。
込むべきデータD1あるいは記憶部１から読出したデータ
D2を一時的に保存するデータレジスタ、４は外部から指
定される記憶部１に対しての読出アドレスD3のアドレス
値を保存する読出アドレスレジスタ、５は記憶部１にお
ける、データが書込まれていない最初の区分記憶領域Ａ
の絶対アドレスD4のアドレス値を保存する書込アドレス
レジスタを示している。
次にアクセスコントローラ２の構成について説明する。
この実施例におけるアクセスコントローラ２は、記憶部
１の区分記憶領域Ａの総数を記憶している区分記憶領域
総数記憶部６と、この区分記憶領域Ａの総数から、書込
アドレスレジスタ５に保存されている絶対アドレスD4の
アドレス値と、専用アクセス装置（図示せず）側から入
力されるか、あるいはアクセスコントローラ２自身が書
込みデータ長を計算することによって得られる書込むべ
きデータのワード数D5とを減算する機能を有した演算回
路７、および演算回路７の演算結果と値「０」とを比較
する比較回路８とから構成されている。
１の区分記憶領域Ａの総数を記憶している区分記憶領域
総数記憶部６と、この区分記憶領域Ａの総数から、書込
アドレスレジスタ５に保存されている絶対アドレスD4の
アドレス値と、専用アクセス装置（図示せず）側から入
力されるか、あるいはアクセスコントローラ２自身が書
込みデータ長を計算することによって得られる書込むべ
きデータのワード数D5とを減算する機能を有した演算回
路７、および演算回路７の演算結果と値「０」とを比較
する比較回路８とから構成されている。
続いて本実施例のICカードの動作について説明する。
まず、記憶部１の書込アドレスは、書込みが行われる毎
にその値が順次増加するように制御されている。前述し
たように記憶部１はワード単位でデータの書込みおよび
読出しが行われるように制御されており、追加ワードの
書込みを行う毎にアドレスが１つずつ増加するようにな
っており、結局、追加ワード数分が加算されることにな
る。
にその値が順次増加するように制御されている。前述し
たように記憶部１はワード単位でデータの書込みおよび
読出しが行われるように制御されており、追加ワードの
書込みを行う毎にアドレスが１つずつ増加するようにな
っており、結局、追加ワード数分が加算されることにな
る。
記憶部１に対するデータの書込みおよび読出しは、すべ
てアクセスコントローラ２によって制御され、書込みの
場合にはデータレジスタ３の内容が書込アドレスレジス
タ５の示すアドレスに書込まれる。一方、データの読出
しの場合には読出アドレスレジスタ４の示すアドレスの
区分記憶領域Ａに書込まれているデータがデータレジス
タ３に格納される。
てアクセスコントローラ２によって制御され、書込みの
場合にはデータレジスタ３の内容が書込アドレスレジス
タ５の示すアドレスに書込まれる。一方、データの読出
しの場合には読出アドレスレジスタ４の示すアドレスの
区分記憶領域Ａに書込まれているデータがデータレジス
タ３に格納される。
ここで読出アドレスレジスタ４について説明する。
読出アドレスレジスタ４の設定は、例えば次の４つの指
示入力を用いて専用アクセス装置側から行われる。
示入力を用いて専用アクセス装置側から行われる。
（１）読出アドレスを記憶部１の１番最初の区分記憶領
域に設定する。
域に設定する。
（２）読出アドレスを記憶部１のデータ書込済の１番最
後の区分記憶領域に設定する。
後の区分記憶領域に設定する。
（３）読出アドレスを、その時点で指定されているアド
レスを基準として１つ前の区分記憶領域に設定する。
レスを基準として１つ前の区分記憶領域に設定する。
（４）読出アドレスを、その時点で指定されているアド
レスを基準として１つ後の区分記憶領域に設定する。
レスを基準として１つ後の区分記憶領域に設定する。
一方、書込アドレスレジスタ５は前述したようにデータ
が書込まれていない最初の区分記憶領域の絶対アドレス
D4のアドレス値を保存しているが、これはICカードの初
期化時に記憶部１を最初の区分記憶領域から順に読出し
て、書込フラグＦが初めて「０」になる区分記憶領域を
検知することにより設定され、後は追加ワードの書込み
がある毎に書込まれたワード数分が加算される。
が書込まれていない最初の区分記憶領域の絶対アドレス
D4のアドレス値を保存しているが、これはICカードの初
期化時に記憶部１を最初の区分記憶領域から順に読出し
て、書込フラグＦが初めて「０」になる区分記憶領域を
検知することにより設定され、後は追加ワードの書込み
がある毎に書込まれたワード数分が加算される。
上述したように構成される本実施例のICカードによる
と、以下に示す表示を実現することができる。
と、以下に示す表示を実現することができる。
まず第１に、アクセスコントローラ２の演算回路７によ
り区分記憶領域総数記憶部６に記憶されている値から、
その時点での書込アドレスレジスタ５に保存されている
アドレス値と、これから書込もうとしているデータのワ
ード数とを減算し、その演算結果を比較回路８により値
「０」と比較し、その結果が値「０」以上であった場合
には、専用アクセス装置側に記憶部１の残記憶容量が十
分にあることを示す信号D6を出力して対応する表示を行
わせる。
り区分記憶領域総数記憶部６に記憶されている値から、
その時点での書込アドレスレジスタ５に保存されている
アドレス値と、これから書込もうとしているデータのワ
ード数とを減算し、その演算結果を比較回路８により値
「０」と比較し、その結果が値「０」以上であった場合
には、専用アクセス装置側に記憶部１の残記憶容量が十
分にあることを示す信号D6を出力して対応する表示を行
わせる。
一方、前記結果が値「０」よりも小さかった場合にはオ
ーバーフロー、すなわち記憶部１の残記憶容量が不足し
ていることを示す信号D7を出力して対応する表示を行わ
せる。
ーバーフロー、すなわち記憶部１の残記憶容量が不足し
ていることを示す信号D7を出力して対応する表示を行わ
せる。
これらの表示によりユーザーは取引実行時にICカードの
残記憶容量の不足を知ることができると共にICカードの
記憶容量が不足している場合には、ICカードに取引内容
を書込む前にシステムの再生処理を行うことができる。
残記憶容量の不足を知ることができると共にICカードの
記憶容量が不足している場合には、ICカードに取引内容
を書込む前にシステムの再生処理を行うことができる。
第２として、演算回路７における演算結果D8は、取引内
容を書込むべき後の記憶部１における残記憶容量を具体
的に示す値であるので、その値を専用アクセス装置側に
出力して対応する表示を行わせれば、ユーザーは取引が
実行される以前に、取引内容を書込むべき後のICカード
の残記憶容量を具体的に知ることができる。
容を書込むべき後の記憶部１における残記憶容量を具体
的に示す値であるので、その値を専用アクセス装置側に
出力して対応する表示を行わせれば、ユーザーは取引が
実行される以前に、取引内容を書込むべき後のICカード
の残記憶容量を具体的に知ることができる。
第３として、書込アドレスレジスタ５に保存されたアド
レス値を専用アクセス装置側に出力すれば、次に書込ま
れるべき区分記憶領域のアドレスを得ることができ、ま
たその値から値「１」を減算すれば、その時点でデータ
が書込まれている最後の区分記憶領域のアドレスを得る
ことができる。
レス値を専用アクセス装置側に出力すれば、次に書込ま
れるべき区分記憶領域のアドレスを得ることができ、ま
たその値から値「１」を減算すれば、その時点でデータ
が書込まれている最後の区分記憶領域のアドレスを得る
ことができる。
［発明の効果］ 以上説明したように、本発明によれば、ICカードへのデ
ータ書き込み処理を行う際に、予め書込むべきデータの
量が記憶残量よりも多いか否かをチェックするので、IC
カードの記憶残量が不足するような場合には、実際の書
き込み処理を行う前に再生処理を行うことができるよう
になり、無駄な書き込み処理を防止することができるよ
うになる。
ータ書き込み処理を行う際に、予め書込むべきデータの
量が記憶残量よりも多いか否かをチェックするので、IC
カードの記憶残量が不足するような場合には、実際の書
き込み処理を行う前に再生処理を行うことができるよう
になり、無駄な書き込み処理を防止することができるよ
うになる。
従って、これにより取引実効段階におけるトラブルの発
生が激減し、円滑な取引を行うことができる。
生が激減し、円滑な取引を行うことができる。
また、本発明は、ICカード側の構成を変更するのみで専
用アドレス装置側の構成の変更を特に必要としないの
で、アドレス装置の標準化の推進及びシステムのコスト
低減に大きく貢献することになる。
用アドレス装置側の構成の変更を特に必要としないの
で、アドレス装置の標準化の推進及びシステムのコスト
低減に大きく貢献することになる。
第１図は本発明のICカードの内部構成を示すブロック図
である。 １……記憶部 ２……アクセスコントローラ ３……データレジスタ ４……読出アドレスレジスタ ５……書込アドレスレジスタ ６……区分記憶領域総数記憶部 ７……演算回路 ８……比較回路
である。 １……記憶部 ２……アクセスコントローラ ３……データレジスタ ４……読出アドレスレジスタ ５……書込アドレスレジスタ ６……区分記憶領域総数記憶部 ７……演算回路 ８……比較回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 玉田 丈夫 東京都港区芝浦１丁目１番１号 株式会社 東芝本社事務所内 (72)発明者 桑原 正幸 東京都港区芝浦１丁目１番１号 株式会社 東芝本社事務所内 (56)参考文献 特開 昭59−71200（ＪＰ，Ａ) 特開 昭57−10836（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ワード単位でデータを記憶する区分記憶領
域を複数連続して有する記憶手段と、 前記区分記憶領域の総数を記憶した区分記憶領域総数記
憶手段と、 前記記憶手段に対して書込むべきデータのワード数を入
力するワード数入力手段と、 前記区分記憶領域において前記データが書込まれていな
い最初の区分記憶領域のアドレス値を保持する書込アド
レス保存手段と、 前記ワード数入力手段により入力されたワード数に応じ
て前記アドレス値を変更する手段と、 前記区分記憶領域総数記憶手段に記憶されている前記区
分記憶領域の総数から、前記書込アドレス保存手段に保
存されているアドレス値と、前記ワード数入力手段によ
って入力されたワード数とを減算する手段と、 前記減算する手段による結果に基づいて前記データが前
記記憶手段に書込可能であるか否かを判定する判定手段
と、 前記判定手段による前記判定結果を外部に出力する出力
手段とを具備することを特徴とするICカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277714A JPH0776983B2 (ja) | 1984-12-28 | 1984-12-28 | Ｉｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277714A JPH0776983B2 (ja) | 1984-12-28 | 1984-12-28 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61156491A JPS61156491A (ja) | 1986-07-16 |
| JPH0776983B2 true JPH0776983B2 (ja) | 1995-08-16 |
Family
ID=17587290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59277714A Expired - Lifetime JPH0776983B2 (ja) | 1984-12-28 | 1984-12-28 | Ｉｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0776983B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373388A (ja) * | 1986-09-16 | 1988-04-02 | Fujitsu Ltd | 複数サ−ビス用ｉｃカ−ドの領域獲得方式 |
| JPH0827756B2 (ja) * | 1987-04-13 | 1996-03-21 | 三菱電機株式会社 | Ｉｃカード |
| AUPQ730600A0 (en) * | 2000-05-04 | 2000-05-25 | Canon Kabushiki Kaisha | A method for self-programming smart cards |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710836A (en) * | 1980-06-24 | 1982-01-20 | Sharp Corp | Display system of electronic computer and the like |
| JPS5971200A (ja) * | 1982-10-17 | 1984-04-21 | Dainippon Printing Co Ltd | Ｉｃカ−ドにおける情報処理方法 |
-
1984
- 1984-12-28 JP JP59277714A patent/JPH0776983B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61156491A (ja) | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6161195A (en) | EEPROM memory card device having defect relieving means | |
| JPH05314019A (ja) | メモリカード装置 | |
| JPH0776983B2 (ja) | Ｉｃカード | |
| JP3471842B2 (ja) | データ管理装置、データ記憶装置およびデータ管理方法 | |
| JPS60245062A (ja) | デ−タ転送装置 | |
| US4031514A (en) | Addressing system in an information processor | |
| US5163134A (en) | Method and apparatus for controlling data writing in magnetic recording subsystem | |
| JPH03156319A (ja) | トラックスケール計量システム | |
| JPH05100961A (ja) | データ記憶方式 | |
| US6976041B2 (en) | Recording medium recorded with program for detecting database operation timing, method of detecting database operation timing, and apparatus for detecting database operation timing | |
| JPS6051748B2 (ja) | メモリ書き込み方式 | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPS6180447A (ja) | 記憶装置のストア制御方式 | |
| JPS58222362A (ja) | 情報処理装置の待ち合わせ処理方式 | |
| JPH01195552A (ja) | メモリアクセス制御方式 | |
| JPS6257997B2 (ja) | ||
| JPS63239521A (ja) | 磁気テ−プ装置のデ−タ処理方式 | |
| JPH0793194A (ja) | データ更新方式およびｉｃカード | |
| JPH03100751A (ja) | 入出力処理装置 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPS6129031B2 (ja) | ||
| JPH1125355A (ja) | 電子ジャーナル装置 | |
| JPH02226446A (ja) | 携帯可能電子装置 | |
| JPH0786909B2 (ja) | 情報記録処理装置 | |
| JPS60129860A (ja) | アドレス指定例外検出方式 |