JPS61109092A - 記憶制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、表示装置における表示用記憶部の構成及びそ
の制御方法に係り、特に大規模な表示用記憶部空間を持
つ表示装置に好適な表示用記憶部の記憶制御方式に関す
る。

〔発明の雪景〕

従来の装置は特開昭５８−２４１？４１号公報に記載の
ように表示エリヤのみ表示と同時に初期設定を行ってい
た。しかしこの方法で璃、小さな表示エリアから大きな
表示エリアに変化した時に生れるエリアの初期設定未実
施の時と、表示を行う以前の初期設定実施の時について
は配慮されていなかりた。しかし本発明によれば、初期
設定は・表示動作に隠れないが・それ自身の時間を短縮
する事により、同等の効果が上げられる。

〔発明の目的〕

本発明の目的は、表示装置における表示用記憶部の空間
を、そのアクセス目的において再編成可能にする事によ
り、表示装置の性能の向上を図る記憶制御方式を提供す
ることにある。

〔発明のｌａ要〕

中央処理部、記憶制御部、記憶部９表示制御部及び表示
部を備えたシステムにおいて、記憶部を複数ブロックで
構成し−かつ記憶部ブロックから１ブロックを選択しブ
ロック中の１つの番地に記憶制御部に記憶部への読み出
し１書き込みを行う機能と、記憶部から複数ブロック選
択し、選択された各ブロックの同一番地に同時に読み出
し、書き込みを行う機能を持たせ・中央処理部が記憶部
の読み出し、書き込みに際し、目的に応じ前記両機能を
選択するようにしたことを特徴とする。

〔発明の実施例〕

以下、本発明の一実施例を第１図及び第２図により説明
する。第１図は、本実施例における装置の機能ブロック
を示す。

第１図に於いて、システム全体を司る主プロセツサ部１
１と、は別に、処理効率を改善する為に副プロセツサｇ
５１５を設け、副プロセツサ部１５は、データ及びコマ
ンドより表示画面の作成を実行する。副プロセツサ部１
５で作られた表示画面は、表示用記憶制御部１６を通り
表示画面を一時記憶する表示用記憶部１７へ送られ、記
憶され、表示タイミングに合わせ表示制御部１Ｂを通り
表示装置へ送られる。

第２図は、第１図における表示用記憶制御部１６及び表
示用記憶部１７０機能プ四ツクを示す。

本実施例では、第１図に於ける表示用記憶部１７は、１
ワード１６ビツトの６５５３６ワードで各々が構成され
る。セグメン）　Ａ２１及びセグメントＢ２２より出来
ている０又、表示用記憶制御ｇＩＳは、副プロセツサ部
１５より表示用記憶部１７に書込む為にＢｕＳＤＯ−４
５−１−Ｐを通して出カバターンを、同じく副プロセツ
サ部１５より出力されるＰ　１′０ＬＤ−Ｐに従い保持
する為のドツトバタンレジスタ部２６．ドツトバタンレ
ジスタ部２３に保持しであるパターンをどの様に表示用
記憶ｆｌｆｈ１７に書込むか決定するＢｕｓ　Ｏ〜１５
−Ｐを通して副プロセツサ部１５より送られて来る命令
を、同じく副プロセツサ部１５より出力されるＭＯＤＯ
ＭＴ　−Ｐに従い保持するモディファイモードレジスタ
部２４．セグメントＡ２１及びセグメントＢ２２より読
出された出力を保持するリードデータレジスタ部２５．
トッドパタンレジスタ部２３．モディファイモードレジ
スタ部２４及びリードデータレジスタ部２５゜各々のレ
ジスタ内容に用い七グメン）Ａ２１．七グメン）Ｂ２２
の書込みデータを作成するライトデータモディファイ部
２６１表示用記憶部１７の最上位アドレス信号Ａｊ）Ｒ
１６−Ｐと副プロセツサ部１５よりセグメント動作モー
ドを決めるＭｕＬ’ｌ’　−Ｐにより前記セグメント動
作を制御するゲート２７及び２日と前記ゲート２７及び
２８の出力により前記セグメント２１及び２２の読出し
データを制御するゲー）２９．５０及び３１より出来て
いる。尚、表示用記憶制御部１６及び表示用記憶部１７
のタイミング発生部は、本発明に関係しないため省略す
る０ 以上の構成において、表示用記憶制御部１６及び表示用
記憶部１７は、次の様な動きをする。セグメン）Ａ２１
が、表示用記憶部１７のアドレス０〜６５５３５番地と
しセグメントＢ　２２が、表示用記憶部１７のアドレス
６５５３６〜１５１０７１番地とし動作する時（以下シ
ングルモードと言う）、副プロセツサ部１５は、ドツト
パターンレジスタ部２３にＢｕＳＤ　Ｑ〜１５Ｆ及びＰ
ＴＭＬＤ−Ｐを汚い書込みパターンをモディファイモー
ドレジスタ部２４にＢｕＳＤＯ〜１５　Ｆ及びＭＯＤＯ
ＮＴ　−Ｐを用いて書込みモードを設定した後、表示用
記憶部１７のアドレス信号ＡＩ）ＲＯ〜１６−　Ｐと共
にＭｕＬＴ−Ｐ’　Ｌ’を出力し書込みを行う。例えば
、表示用記憶部１７の０番地に書込む時、　ＭｕＬＴ−
Ｐ’　Ｌ’と、ＡＤＲ１６−Ｐ’　Ｉ、’によりゲート
２７は１．１を出力し、セグメントＡ２１を書込み可能
状態にし、ゲート２８は′Ｌ′を出力し、セグメン）Ｂ
２２を書込み不可能状態にする。

以上により書込みは、セグメン）Ａ２１の０番地に残り
のＡＤＲＯ〜１５−Ｐと、ライトデータモディファイ部
２６の出力データにより行われる。

次に、表示記憶部１７の６５５！６番地への書込みは、
ＭｕＬＴ　−Ｐ　’　Ｌ　’とＡＤＲ１６−Ｐ’Ｈ’に
よりゲート２７は′Ｌ′を出力しセグメン）Ａ２１を書
込み不可能状態になり、ゲート２８は′■′を出力し、
セグメン）Ｂ２２を書込み可能状態とし、以下０番地と
同様にセグメントＢ２２の０番地に行われる。シングル
モードの読出し時、ゲート２７及び２８は、書込み同様
セグメントＡ２１セグメントＢ２２を読出し可能状態２
は、読出し不可能状態にすると同時にゲー）２９．３０
を用い、読出し可能状態となっているセグメント出力の
みゲート３１を通りリードデータレジスタ部２５へ出力
データとし出す事により読出しを可能とする。

さらに、セグメントＡ２１及びセグメントＢ２２が同時
に表示用記憶部１７のアドレス０〜６５５５５番地とし
て動作する時（以下マルチモードと言う）の書込みは、
シングルモード時と同様に副プロセツサ部１５がドツト
パターンレジスタ部２３モディファイモードレジスタ部
２４を設定した後、副プロセツサ部１５がＡＤＲＯ〜１
６−Ｐと共にＭｕＩ、Ｔ　−Ｐ’　Ｈ’を出力する事に
より行われる。この時、ゲート２７及び２８は、シング
ルモード時と違いＡＤＲ１６−Ｐにかかわらず′Ｈ′を
出力する。これによりセグメン）Ａ２１とセグメントＥ
２２は、共に書込み可能状態となり、セグメントＡ２１
及び雪グメントＢ’２２は、ライトデータモディファイ
部２６の出力を各々のセグメント内同一番地に同時書込
み出来る０又、マルチモードの読出し時、ゲー）２７．
２８は、セグメントＡ２１セグメントＢ２２を同時に読
出し可能状態にする事とゲー）２９．３０を同時に開き
、リードデータレジスタ部２５ヘゲート３１を通してセ
グメントＡ２１とセグメントＢ２２における各セグメン
ト内同一番地の内容の和を出力する。

以上の様に表示用記憶制御部１６及び表示用記憶部１７
を構成する事により、表示画面の初期設定、覇業、転送
が、高速化出来る。尚、本実施例は、種々変形して適用
されセグメント教、セグメント読書き方法を規定するも
のではない。

〔発明の効果〕

本発明によれば、表示装置における表示用記＊ｇのアク
セスエリアが、表示用記憶部のアクセス目的に応じて、
同時に褒数選べるので、下記効果がある。

（１）表示装置立ち上げ時及び表示内容の書き換え時の
表示記憶部初期設定が、同時に表示記憶部内エリアを複
数アクセス出来る為、従来より高速に行える。

（２）同時にｌｉＩ数の表示記憶部のエリアがアクセス
される為、副プロセツサは、表示記憶部内での表示内容
の移動及び合成の処理を簡単化出来る。

【図面の簡単な説明】 第１図は、実施例の装置における全体の機能ブロック図
、第２図は、表示用記憶部及び表示用記憶制御部の詳細
ブロック図である。 １１・・・主プロセッサ都電 １２・・・通信回線制御部、 １３・・・メモリ制御部１ １４・・・メインメモリ部、 １５・・・副プロセツサ部１ １６・・・表示用記憶制御部、 １７・・・表示記憶部内 １８・・・表示制御部、 ２１・・・セグメントＡ ２２・・・セグメントＢ ２３・・・ドツトパターンレジスタ部、２４・・・モデ
ィファイモードレジスタ部１２５・・・リードデータレ
ジスタ部、 ２６・・・ライトデータモディファイ部、２７２８２９
３０３１　　・・・ゲート。

Claims (1)

【特許請求の範囲】
1. 中央処理部、記憶制御部、記憶部、表示制御部及び表示
   部を備えたシステムにおいて、前記記憶部を複数ブロッ
   クで構成し、かつ前記記憶部ブロックから１ブロックを
   選択しブロック中の１つの番地に前記記憶制御部に前記
   記憶部への読み出し、書き込みを行う機能と、前記記憶
   部から複数ブロック選択し、選択された各ブロックの同
   一番地に同時に読み出し、書き込みを行う機能を持たせ
   、前記中央処理部が前記記憶部の読み出し、書き込みに
   際し、目的に応じ前記両機能を選択するようにしたこと
   を特徴とする記憶制御方式。