JPH01156853A

JPH01156853A - メモリカード試験装置

Info

Publication number: JPH01156853A
Application number: JP62318307A
Authority: JP
Inventors: Shigenobu Ito; 伊藤　茂延
Original assignee: PFU Ltd
Current assignee: PFU Ltd
Priority date: 1987-12-14
Filing date: 1987-12-14
Publication date: 1989-06-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔（既　　要〕例えば、パーソナルコンピュータに使用する増設メモリ
を試験するためのメモリカード試験装置に関し、試験の効率を高め、工数を低減することを目的とし、情報を格納する機能を有する複数のメモリカードと、メ
モリカードを試験するための試験プログラムと、複数の
メモリカードが接続され、所望のメモリカードを選択す
る選択手段と、試験プログラムに基づき、選択手段によ
り選択されたメモリカードに対する機能試験の制御を行
なう制御手段とを備えるように構成する。

〔産業上の利用分野〕

本発明は、メモリカード試験装置に関し、例えば、パー
ソナルコンピュータに使用する増設メモリを試験するた
めのメモリカード試験装置に関するものである。

〔従来の技術〕

現在普及しているパーソナルコンピュータは、通常、メ
モリを増設することが可能であり、そのための増設メモ
リカードが用意されている。ところで、この増設メモリ
カードは９．装置に組み込まれて実際に使用される前に
必ず正常に動作するかを試験する必要がある。

第５図に従来例におけるメモリカード試験装置の構成を
示す。

図に示すように、従来例におけるメモリカード試験装置
は、全体の動作を制御するＣＰＵ５１１と、試験プログ
ラムが格納されるメモリ５１３と、試験の結果等が表示
されるＣＲＴデイスプレィ５１５と、ＣＲＴインタフェ
ース５１７と、データの入力が行なわれるキーボード５
１９と、キーボードインタフェース５２１と、フロッピ
ーディスクを駆動するフロッピードライブ５２３と、フ
ロッピードライブ５２３の制御を行なうフロッピーコン
トローラ５２５と、増設メモリカード５２７とを備えて
いる。

このように構成された従来の試験装置は、実際にメモリ
カードが増設されるパーソナルコンピュータそのもので
あり、試験の際には、そのパーソナルコンピュータの増
設メモリ専用スロットに１枚ずつ実装して試験していた
。

〔発明が解決しようとする問題点〕

ところで、上述した従来方式にあっては、試験されるべ
き同一種類の増設メモリカードが多数あっても、１枚ず
つ試験しなければならないため、試験の効率が低く、工
数がかさむという問題点があった。

本発明は、このような点にかんがみて創作されたもので
あり、試験の効率を高め、工数を低減するメモリカード
試験装置を提供することを目的としている。

〔問題点を解決するための手段〕

第１図は、本発明のメモリカード試験装置の原理ブロッ
ク図である。

図において、複数のメモリカード１１７のそれぞれは、
情報を格納する機能を有する。

選択手段１１５は、複数のメモリカード１１７が接続さ
れ、所望のメモリカード１１７を選択する。

制御手段１１１は、メモリカード１１７を試験するため
の試験プログラム１１３に基づき、選択手段１１５によ
り選択されたメモリカード１１７に対する機能試験の制
御を行なう。

従って、全体として、試験プログラム１１３に基づき選
択手段１１５により選択されたメモリカード１１７に対
して機能試験を行なうように構成されている。

〔作　用〕

選択手段１１５は、情報を格納する複数のメモリカード
１１７が接続され、所望のメモリカード１１７の選択を
行なう。

本発明にあっては、試験プログラム１１３に基づき選択
手段１１５により選択されたメモリカード１１７に対し
て機能試験を行なうことにより、試験の効率を高め、工
数を低減することができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例におけるメモリカード試験
装置の構成を示す。第３図は、メモリコントロールカー
ドの概略構成と増設メモリカードとの接続を示す。但し
、ここではメモリコントロールカード２２９．の場合に
ついて示しているが、メモリコントロールカード２２９
．〜２２９．はいずれも同一の構成である。

■、　　　　と　１゛との・心−、ここで、本発明の実施例と第１図との対応関係を示して
おく。

制御手段１１１は、ＣＰＵ２１１に相当する。

選択手段１１５は、メモリコントロールカード２２９、
、　メモリコントロールカード２２９□。

メモリコントロールカード２２９．に相当する。

メモリカード１１７は、増設メモリカード２３１１〜２
３１＝ａに相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

↓−１隻炭Ω員底第２図において、メモリカード試験装置は、全体の動作
を制御するＣＰＵ２１１と、試験プログラムが格納され
るメモリ２１３と、試験の結果等が表示されるＣＲＴデ
イスプレィ２１５と、ＣＲＴインタフェース２１７と、
データの入力が行なわれるキーボード２１９と、キーボ
ードインタフェース２２１と、フロッピーディスクを駆
動するフロッピードライブ２２３と、フロッピードライ
ブ２２３の制御を行なうフロッピーコントローラ２２５
と、バスを延長するために電気的な増幅を行なう３枚の
バスアンプカード２２７１〜２２７３と、試験の行なわ
れる４８枚の増設メモリカード（ＤＲＡＭで構成されて
いるものとする）２３１１〜２３１４１と、増設メモリ
カード２３１１〜２３１４１１を１６枚ずつ制御する３
枚のメモリコントロールカード２２９１〜２２９３とを
備えている。

ＣＰＵ２１１．メモリ２１３．ＣＲＴインタフェース２
１７．キーボードインタフェース２２１゜フロッピーコ
ントローラ２２５．バスアンプカード２２７．〜２２７
．はバスに接続されている。

ＣＲＴデイスプレィ２１５はＣＲＴインタフェース２１
７に接続され、キーボード２１９はキーボードインタフ
ェース２２１に接続される。また、フロッピードライブ
２２３は、フロッピーコントローラ２２５に接続される
。

バスアンプカード２２７１〜２２７．は各々ｌ対ｌに対
応してメモリコントロールカード２２９１〜２２９．に
接続されている。

メモリコントロールカード２２９．および増設メモリカ
ード２３１１〜２３１１６はメモリバスｌに接続される
。メモリコントロールカード２２９、および増設メモリ
カード２３１＋ｔ〜２３１３□はメモリハス２に接続さ
れる。メモリコントロールカード２２９．および増設メ
モリカード２３１ｚｓ〜２３１．、はメモリバス３に接
続される。

第３図において、メモリコントロールカード２２９、は
、ドライバ／レシーバ３１１と、ＤＲＡＭで構成される
増設メモリカード２３１の制御を行なうＤＲＡＭコント
ローラ３１３と、増設メモリカード２３１を選択するた
めの情報が記憶されるレジスタ３１５＋およびレジスタ
３１ｓｔと、増設メモリカード２３１１〜２３１４のそ
れぞれと１対１に対応するナントゲート３１７．〜３１
７１６とにより構成される。

バスアンプカード２２７Ｉを介したバスとの信号の授受
は、ドライバ／レシーバ３１１を介して行なわれる。バ
スからのアドレスラインはＤＲＡＭコントローラ３１３
に接続される。また、データラインがレジスタ３１５．
．３１５□に接続され、さらにメモリバス１を介して増
設メモリカード２３１１〜２３１＋６に共通に接続され
る。増設メモリカード２３１．〜２３１１６からのステ
ータスラインが、メモリバス１を介してドライバ／レシ
ーバ３１１に接続される。

ＤＲＡＭコントローラ３１３のＯＵＴ出力信号が、メモ
リバス１を介して増設メモリカード２３１、〜２３１１
６に共通に供給され、ＣＡＳ出力信号がナントゲート３
１７．〜３１７１．の一方の入力端子に供給される。ま
た、レジスタ３１５＋およびレジスタ３１５□の各々８
本ずつの出力は、それぞれｌ対ｌにナントゲート３１７
１〜３１７．６の他方の入力端子に供給される。更に、
ナントゲート３１７．〜３１７＋、の出力は、メモリバ
スＩを介してそれぞれＩ対ｌに対応する増設メモリカー
ド２３１１〜２３１１１．に入力される。

ｌ−裏施■傅肱作上述したように構成されるメモリカード試験装置につい
て、その動作を以下に述べる。

第４図は、メモリバス１に接続されている増設メモリカ
ードについての試験動作の手順を示す。

以下、第２図〜第４図を参照する。

ＣＰＵ２１１は、オペレータによるキーボードからの指
示を受け、フロッピードライブ２２３にセットされたフ
ロッピーディスケットから試験プログラムを読み出しメ
モリ２１３に格納する（ステップ４１１）。

次に、オペレータによりキーボードから試験の開始が指
示されると、ＣＰＵ２１１は、まずメモリコントロール
カード２２９．から供給されるステータスの信号（増設
メモリカード２３１が、挿入されるべき各スロットに挿
入されているか否かの信号）を読み込む（ステップ４１
２）。

メモリコントロールカード２２９１から供給されるステ
ータスの情報を読み込んだＣＰＵ２１１は、その情報に
基づき、増設メモリカード２３１がどのスロットに挿入
されているかを判別し、スロットに挿入されている増設
メモリカード２３１に対応するレジスタ３１５．および
レジスタ３１５２の各ビットに、それらの増設メモリカ
ード２３１を選択するための情報（例えばデータ“１″
）を書き込む（ステップ４１３）。つまり、レジスタ３
１５１およびレジスタ３１５．のそれぞれの１ビツトデ
ータは、増設メモリカード２３１１〜２３１．６と１対
１に対応しており、その情報に基づいて増設メモリカー
ド２３１が選択されるように回路が構成されている。

次に、ＣＰＵ２１１は、増設メモリカード２３１に対し
て試験データの書き込みを開始する。ＣＰＵ２１１から
のデータの書き込み要求は、−旦ＤＲＡＭコントローラ
３１３により受は取られ、その後はＤＲＡＭコントロー
ラ３１３の制御によりデータの書き込みが行なわれる。

ここで、レジスタ３１５１およびレジスタ３１５２の出
力信号は、それぞれＤＲＡＭコントローラ３１３からの
ＣＡＳ信号と論理積がとられており、その結果により、
スロットに挿入されている増設メモリカード２３１にの
みアクティブのＣＡＳ信号が供給され、データの書き込
み／読み出しが可能となっている。

ＣＰＵ２１１からデータの書き込み要求を受は取ったＤ
ＲＡＭコントローラ３１３の制御のもとで、増設メモリ
カード２３１１〜２３１１６に共通に供給されるアドレ
スラインにより格納アドレスが指定されると共に、同様
に増設メモリカード２３１、〜２３１．６に共通に供給
されるデータラインを介して、アクティブのＣＡＳ信号
が供給されている増設メモリカード２３１に対して同時
に試験データが書き込まれる。

このようにして、メモリバスｌに接続された１６枚の増
設メモリカード２３１に対して、試験されるべきすべて
のアドレス領域に試験データが書き込まれる（ステップ
４１４）。

試験データの書き込みを終了すると、次にＣＰＵ２１１
は、書き込んだ試験データの読み出しを開始する。試験
データの読み出しはカード１枚毎に行なわれる。このと
きのカードの指定方法も、試験データの書き込みのとき
と同様に、レジスタ３１５、．３１５□に選択するため
の情報を書き込むことにより行なう。

ＣＰＵ２１１は、試験データを読み出しくステップ４１
５）、逐次光に書き込んだ試験データと比較し一致して
いるかを判定する（ステップ４１６）。試験データが一
致しなければ、エラーとしてその旨をＣＲＴデイスプレ
ィ２１５に表示する（ステップ４１７）。増設メモリカ
ード１枚について、全試験データの読み出し、比較が終
了し、全試験データについて書き込みデータと読み出し
データが一致すれば、その増設メモリカードは試験合格
としてその旨をＣＲＴデイスプレィ２１５に表示する（
ステップ４１８）。

次に、ＣＰＵ２１１は、メモリバス１に接続された全増
設メモリカードについて読み出し、比較が終了したかを
判断しくステップ４１９Ｌ否定判定の場合は、次の増設
メモリカードについて読み出し、比較を行なう。ステッ
プ４１９において肯定判定の場合は、メモリバス１に接
続された増設メモリカードについて試験処理は終了する
。

以上が、メモリバス１に接続された増設メモリカードの
試験処理手順であるが、メモリバス２およびメモリバス
３にそれぞれ接続された増設メモリカードについての試
験処理も、順次全く同様に行なわれる。

■、　　　１のまとめこのように、ＣＰＵ２１１が、増設メモリカード２３１
１〜２３１４！１の有無をステータス信号により認識し
、それに基づきメモリコントロールカード２２９．〜２
２９３が増設メモリカード２３１１〜２３１４１１を選
択する。

次いで、ＣＰＵ２１１は、試験プログラムに基づきメモ
リコントロールカード２２９Ｉ〜２２９３により選択さ
れた複数の増設メモリカード２３１に対して試験処理を
行なう。

従って、試験の効率を高め、工数を低減する二′　とが
できる。

■　　　−日　の　　・　ノ　Ｕなお、上述した本発明の実施例にあっては、メモリコン
トロールカード１枚について１６枚までの増設メモリカ
ードを接続可能とし、メモリコントロールカードを３枚
用いて全部で４８枚までの増設メモリカードに対応する
ことを可能としているが、メモリコントロールカードの
枚数および１枚のメモリコントロールカードに接続可能
な増設メモリカードの枚数はこの場合に限られることは
ない。

また、バスとメモリコントロールカードとの接続距離が
短い場合には、バスアンプカードは不必要となる。

本実施例にあっては、メモリ素子としてＤＲＡＭを用い
ているが、ＳＲＡＭを用いた場合も同様であり、その場
合のメモリ素子選択信号（増設メモリカード選択信号）
はチップセレクトＣ３となる。

更に、ｒｌ、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、本発
明はこれに限られることはなく、各種の変形態様がある
ことは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、制御手段が、試験プ
ログラムに基づき選択手段により選択されたメモリカー
ドに対して機能試験を行なうことにより、試験の効率を
高め、工数を低減することができるので、実用的には極
めて有用である。

【図面の簡単な説明】

第１図は本発明のメモリカード試験装置の原理ブロック
図、第２図は本発明の一実施例によるメモリカード試験装置
の構成ブロック図、第３図はメモリコントロールカードの概略構成と増設メ
モリカードとの接続の説明図、第４図は試験動作の手順の説明図、第５図は従来例におけるメモリカード試験装置の構成ブ
ロック図である。図において、１１１は制御手段、１１３は試験プログラム、１１５は選択手段、１１７はメモリカード、２１１．５１１はＣＰＵ。２１３．５１３はメモリ、２１５．５１５はＣＲＴデイスプレィ、２１７．５１７
はＣＲＴインクフェース、２１９．５１９はキーボード
、２２１．５２１はキーボードインタフェース、２２３．
５２３はフロッピードライブ、２２５．５２５はフロッ
ピーコントローラ、２２７はバスアンプカード、２２９はメモリコントロールカード、２３１．５２７は増設メモリカード、３１１はドライバ／レシーバ、３１３はＤＲＡＭコントローラ、３１５はレジスタ、３１７はナントゲートである。特許出願人　　株式会社ピーエフニー岑渓日月の盾Ｊ里７・ロック図第１図 ■に、〜斂動４乍の千１ツ＾め蛎εＢ８ｆｆｌ第４図

Claims

【特許請求の範囲】情報を格納する機能を有する複数のメモリカード（１１
７）と、前記メモリカード（１１７）を試験するための試験プロ
グラム（１１３）と、複数の前記メモリカード（１１７）が接続され、所望の
前記メモリカード（１１７）を選択する選択手段（１１
５）と、前記試験プログラム（１１３）に基づき、前記選択手段
（１１５）により選択された前記メモリカード（１１７
）に対する機能試験の制御を行なう制御手段（１１１）
と、を備えるように構成したことを特徴とするメモリカード
試験装置。