JPH0216623A - 電子デイスク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は電子ディスク装置に関し、特に書込み時のデー
タ保証を必要とする電子ディスク装置に関する。

（従来の技術） 従来、この種の電子ディスク装置には単一の上位アドレ
スストロープに対して、２つの下位アドレスストロープ
を書込みモードζｒおよび読出しモードで送出していた
ので、書込みデータのチエツクを行なうことができなか
った。

（発明が解決しようとする課題） 上述した従来の電子ディスク装置では、書込まれたデー
タを読出してチエツクする際には、再度、上位アドレス
ストロープを送出する必要があり、処理に長時間がかか
るという欠点がある。

本発明の目的は、メモリ回路に対する書込み処理におい
て、まず、ライトデータラップ回路に書込みデータを保
持し、アドレスセレクタ回路により上位アドレスを選択
し、メモリ制御回路より上位アドレスストロープを送出
して上位アドレスをメモリ回路に与え、次に動作を書込
みモードに設定してアドレスセレクタ回路により下位ア
ドレスを選択し、メモリ制御回路より下位アドレススト
ロープを送出して下位アドレスをメモリ回路に与えてデ
ータを書込み、上位アドレスストロープおよび下位アド
レスの選択状態を保持したままで読出しモードに設定し
、再度、メモリ制御回路より下位アドレスストロープを
送出して、メモリ回路に書込まれたデータを読出し、比
較回路において読出しデータとライトデータラッチ回路
に保持されたデータとを比較し、書込みが正常に行なわ
れたことをチエツクするととにより上記欠点を除去し、
短時間で処理を実行できるように構成した電子ディスク
装置を提供するととＫある。

（課題を解決するための手段） 本発明による電子ディスク装置は、メモリ回路と、アド
レスセレクタ回路と、ライトデータラッテ回路と、比較
回路と、メモリ制御回路とを具備して構成したものであ
る。

メモリ回路は、アドレスを上位アドレスと下位アドレス
とく分けてデータや管理情報を格納するためのものであ
る。

アドレスセレクタ回路は、アドレスの上位アドレスある
いは下位アドレスを選択するためのものである。

ライトデータラッテ回路は、書込みデータを保持するな
めのものである。

比較回路は、メモリ回路より読出されたデータと上記ラ
イトデータラッチ回路のデータとを比較するためのもの
である。

メモリ制御回路は、上位アドレスストロープを送出する
ことにより上位アドレスをメモリ回路に与え、次に書込
みモードを設定し、・アドレス苓しクタ回路によシ下位
アドレスを選択し、下位アドレスストロープを選出して
下位アドレスをメモリ回路に与えることによりメモリ回
路にデータを書込み、上位アドレスストロープおよび下
位アドレスの選択したままで読出しモードを設定し、再
度、下位アドレスストロープを送出することＫよシメモ
リ回路から上記書込まれ念データを読出し、比較回路に
おいて書込みが正常に行なわれたか否かをチエツクする
ためのものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は本発明による電子ディスク装置の一実施例を示
すブロック図であり、第２図は第１図に示す装置の動作
を示すタイムチャートである。

第１図において、１はメモリ回路、２はアドレスセレク
タ回路、３はライトデータラッチ回路、４は比較回路、
Ｓはメモリ制御回路、６はリードバッファ回路、７はイ
ンターフェース制御回路である。

第１図において、メモリ回路１はデータや管理情報など
を格納するもので、この場合にアドレスを上位アドレス
と下位アドレスとに分けて入力する形式のものである。

アドレスセレクタ回路２はアドレスの上位／下位の選択
を行ない、ライトデータラッテ回路３は書込みデータの
保持を行ない、比較回路４はメモリ１より読出されたデ
ータとライトデータラッチ回路３のデータとを比較し、
メモリ制御回路５はメモリ回路１の読出し／書込み動作
を制御し、リードバッファ回路Ｂはメモリ回路１より読
出されたデータのバッファであり、インターフェース制
御回路６は上位装置とのインターフェースの制御を行な
っている。

ここで、メモリ回路１は１つの上位アドレスストロープ
に対して複数の下位アドレスストロープを入力すること
罠より、複数回のアクセスが可能なものである。

次に、メモリ回路１に対する書込み処理を第２図のタイ
ムチャートにより説明する。まず、インターフェース制
御回路フを介して入力された書込みデータをライトデー
タラッテ回路３に保持し、アドレスセレクタ回路２によ
り上位アドレスを選択し、メモリ制御回路５より上位ア
ドレスストロープを送出することにより、上位アドレス
をメモリ回路１に与える。次に、書込みイネーブル信号
を書込みモードに設定し、アドレスセレクタ回路２によ
り下位アドレスを選択する。これによシ、メそり制御回
路ＳＫより下位アドレスストロープを送出して下位アド
レスをメモリ回路１に与え、データの書込みを行なう。

ここで、上位アドレスストロープおよび下位アドレスの
選択状態を保持したままで、いったん下位アドレススト
ロープを下し、書込みイネーブル信号を読出しモードに
設定し、再度、メモリ制御回路５により下位アドレスス
トロープを送出する。

これにより、メモリ回路１に書込まれたデータを読出し
、比較回路４において読出しデータとライトデータラッ
チ回路３に保持されたデータとを比較し、書込みが正常
に行なわれたことをチエツクする。

（発明の効果） 以上説明し念ように本発明は、メモリ回路に対する書込
み処理において、まずライトデータラッチ回路に書込み
データを保持し、アドレスセレクタ回路により上位アド
レスを選択し、メモリ制御回路より上位アドレスストロ
ープを送出して上位アドレスをメモリ回路に与え、次に
動作を書込みモードに設定してアドレスセレクタ回路に
より下位アドレスを選択し、メモリ制御回路より下位ア
ドレスストロープを送出して下位アドレスをメモリ回路
に与えてデータを書込み、上位アドレスストロープおよ
び下位アドレスの選択状態を保持したままで読出しモー
ドだ設定し、再度、メモリ制御回路より下位アドレスス
トロープを送出して、メモリ回路に書込まれたデータを
読出し、比較回路において読出しデータとライトデータ
ラッチ回路に保持されたデータとを比較し、書込みが正
常に行なわれたことをチエツクすることくより、メモリ
へのデータの書込み時の読出しチエツク処理を最小の時
間で実行できるので、処理効率を向上できるという効果
がある。

【図面の簡単な説明】

第１図は、本発明による電子ディスク装置の一実施例を
示すブロック図である。 第２図は、第１図に示す装置の動作を示すタイムチャー
トである。 １−・・メモリ回路 ２・・・アドレスセレクタ回路 ３−・・ライトデータラッチ回路 ４φ・・比較回路 ５−・・メモリ制御回路 ６拳・−リードバッファ回路 ツー−・インターフェース制御回路 ２　　図 才２図

Claims (1)

【特許請求の範囲】
1. アドレスを上位アドレスと下位アドレスとに分けてデー
   タや管理情報を格納するためのメモリ回路と、前記アド
   レスの上位アドレスあるいは下位アドレスを選択するた
   めのアドレスセレクタ回路と、書込みデータを保持する
   ためのライトデータラッチ回路と、前記メモリ回路より
   読出されたデータと前記ライトデータラッチ回路のデー
   タとを比較するための比較回路と、上位アドレスストロ
   ープを送出することにより前記上位アドレスを前記メモ
   リ回路に与え、次に書込みモードを設定し、前記アドレ
   スセレクタ回路により前記下位アドレスを選択し、前記
   下位アドレスストロープを選出して前記下位アドレスを
   前記メモリ回路に与えることによりデータを前記メモリ
   回路に書込み、前記上位アドレスストロープおよび前記
   下位アドレスの選択状態を保持したままで読出しモード
   を設定し、再度、前記下位アドレスストロープを送出す
   ることにより前記メモリ回路から前記書込まれたデータ
   を読出し、前記比較回路において前記書込みが正常に行
   なわれたか否かをチエツクするためのメモリ制御回路と
   を具備して構成したことを特徴とする電子ディスク装置
   。