JP2821409B2 - 画像メモリ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像メモリに関
し、特に、ＬＥＤドットマトリックス表示装置に使用さ
れ、画像データのスクロール機能を有する画像メモリに
関する。

【０００２】

【従来の技術】従来、ＬＥＤドットマトリクス表示装置
において、スクロール表示させる方法として、種々提案
されている内で、例えば、特開平４―１９９０８８号公
報に示される技術がある。この技術は、表示画面の表示
幅に対応する幅で画像データが書き込まれた画面ＲＡＭ
と、この画面ＲＡＭ内の画像データを表示する表示部
と、前記画面ＲＡＭ上の画像データのアドレスが書き込
まれるレジスタを有する画面コントローラと、この画面
コントローラのレジスタのアドレスを与えるＣＰＵを有
し、このＣＰＵから与えられたアドレスを前記画面コン
トローラのレジスタに書き込むことで前記画面ＲＡＭ上
に表示画面に対応するウインドウの設定を行い、更に前
記ＣＰＵからのアドレス指示により画面コントローラ内
のレジスタを書き替えて画面ＲＡＭ上に設定したウイン
ドウ設定位置を移動させ、表示部における表画面をスク
ロールさせることを特徴としている。

【０００３】この従来例の効果としては、あらかじめ表
示する内容が書き込まれた画面ＲＡＭと、画面ＲＡＭの
内容を表示する表示部と、画面ＲＡＭ上に表示部と表示
内容と同一のウインドウの設定制御を行う画面コントロ
ーラと、画面コントローラに画面ＲＡＭ上のアドレスを
指示するＣＰＵとを有するＬＥＤドットマトリクス表示
装置としているので、表示部の表示画面をスクロールさ
せるのに、ＣＰＵからのアドレス指示により画面コント
ローラを制御して画面ＲＡＭ上のウインドウを動作させ
て表示部の表示画面をスクロールさせることができるの
で、画面ＲＡＭのプレーンを逐次書き替える必要がなく
なり、ＣＰＵの負荷を軽減できることであり、また、あ
らかじめ表示する内容が書き込まれた画面ＲＡＭ上に画
面コントローラの制御によって設けられたウインドウを
ＣＰＵからの指示で動作させて表示画面をスクロールさ
せるＬＥＤドットマトリクス表示装置の制御方法として
いるので、ＬＥＤドットマトリクス表示装置の表示画面
をスクロールさせるのに、画面ＲＡＭのプレーンを逐次
書き換える必要がなくなり、ＣＰＵの負荷を軽減できる
ことである。

【０００４】しかし、この従来例の画面ＲＡＭでは、Ｃ
ＰＵによる画像データの書き込みと、画像データの表示
とを同時に行うことができないため、ＣＰＵの負荷の軽
減には、限界があった。

【０００５】そこで、さらにＣＰＵの負荷を軽減する方
法としては、画面ＲＡＭとしてデュアルポートメモリを
使用する方法がある。

【０００６】デュアルポートメモリは、本来はコンピュ
ータのＣＲＴ装置用の画像メモリとして用いられてお
り、画像データを表示中にも、画像データの書き込みが
できるという特徴がある。

【０００７】次に上述のデュアルポートメモリ（以下、
画像メモリと記述する）の動作について説明する。

【０００８】従来の画像メモリは、図４に示すように、
データを記憶する素子を格子上に配置したメモリセルア
レイ１と、メモリセルアレイ１へのデータの書き込みと
読み出しとを制御するデータ入出力制御部２と、メモリ
セルアレイ１へのデータ書き込みと読み出しとをする際
に、アドレスを制御するアドレス制御部３と、メモリセ
ルアレイ１の１行分または１列分の読み出しデータを一
時的に保持するレジスタ４と、レジスタ４に保持された
データをシリアルに出力する制御を行うシリアルデータ
出力制御部５とを有している。

【０００９】図５は、メモリセルアレイ１の構造を表し
た模式図である。図５において、各々のマス目が一個の
記憶単位を表わしており、一般的には４ビット，８ビッ
ト，１６ビットなど複数ビット単位で構成されている。
また、それらの記憶単位がｍ行×ｎ列の格子状に配置さ
れている。

【００１０】次に、この画像メモリを使用した装置を例
にして、画像メモリの動作について説明する。図６は、
従来の画像メモリを使用したドットマトリクス式ＬＥＤ
表示装置のブロック図である。図６において、画像プロ
セッサ８は、画像メモリ７への画像の描画を行い、ドッ
トマトリクス式のＬＥＤ表示部１０は、画像メモリ７に
記憶された画像を表示する。

【００１１】この装置において、画像プロセッサ８によ
り、例えば図７のように、画像メモリ７の特定の位置に
データを書き込む場合は、画像プロセッサ８は画像メモ
リ７に対して、アドレス信号Ａと、データ信号Ｄと、書
き込み信号Ｗとを出力する。画像メモリ７の内部では、
これらの信号を受け取り、図４のアドレス制御部３は、
アドレス信号Ａを行アドレスＲと列アドレスＣとに分け
て、メモリセルアレイ１の書き込み位置を指示する。デ
ータ入出力制御部２は、データ信号Ｄをメモリセルアレ
イ１に出力し、書き込み信号Ｗによりデータが書き込ま
れる。

【００１２】次に、図６の画像メモリ７に記憶されてい
る画像をＬＥＤ表示部１０に表示する場合について説明
する。

【００１３】図９は、図４のメモリセルアレイ１の構成
がｍ行×ｎ列の画像メモリに、画像プロセッサ８により
描かれた画像を表している。図９において、１列のデー
タは４ビット単位で構成されている。また、斜線でハッ
チングした部分はデータ“１”が、空白部分にはデータ
“０”が書き込まれている。この画像を８ドット×８ド
ット構成のＬＥＤ表示部１０に表示するために、画像プ
ロセッサ８は画像メモリ７に対して、第１行目の行アド
レスの表示スタートアドレス：１と、列アドレス：１
と、シリアルデータレジスタ４へのデータセット信号Ｄ
Ｔとを与える。

【００１４】画像メモリ７は、信号ＤＴにより行アドレ
ス：１に位置する１行分のデータをシリアルデータレジ
スタ４に保持する。図４のシリアルデータ出力制御部５
は、図６に示されるように、表示制御部９により与えら
れるシリアルデータ制御クロックＳＣに同期して、シリ
アルデータレジスタ４に保持された１行分のデータの、
スタートアドレスによって指定された、列アドレスのデ
ータから順に、図６のデータＳを出力する。このとき、
列アドレスのデータは、４ビット単位で出力される。表
示制御部９は、４ビット単位データを１ビットずつに分
解し、ＬＥＤ表示部１０への表示データＳＤに変換し、
ドットクロックＤＣに同期して、ＬＥＤ表示部１０へ出
力する。１行分のデータを出力し終ると表示制御部９
は、ラッチ信号ＬＴを出力し、ＬＥＤ表示部１０は、ラ
ッチ信号ＬＴにより、１行分の表示データをラッチし、
ＬＥＤを点灯させデータを表示する。

【００１５】同様の手順で、８行分のデータを画像メモ
リ７から送出して、１画面分の表示を行う。なお、図８
は、これらの一連の処理を表すタイムチャートである。

【００１６】

【発明が解決しようとする課題】従来の画像メモリをド
ットマトリクス式のＬＥＤ表示装置に応用して表示デー
タをスクロールさせる場合に、例えば図９に示すような
画像データを左右に１ドットずつシフトした画像を、あ
らかじめ画像メモリに描画しておいて、それらの画像デ
ータを、１画面ずつ連続して、ＬＥＤ表示部に送出しな
ければならず、画像プロセッサによるスクロールデータ
の描画処理に時間がかかるという問題があった。

【００１７】その理由は、メモリセルからの出力は、メ
モリセルを構成するビット境界でしかできず、１ドット
境界での出力ができないからである。

【００１８】本発明の目的は、画像プロセッサの負荷を
増大させることなく、１ドット単位のスクロールを容易
に生成することができる画像メモリを提供することにあ
る。

【００１９】

【課題を解決するための手段】本発明の画像メモリは、
データを記憶する素子を格子状に配置したメモリセルア
レイと、前記メモリセルアレイへのデータの書き込みと
読み出しとを制御するデータ入出力制御部と、前記メモ
リセルアレイへのデータ書き込みおよび読み出しをする
際にアドレスを制御するアドレス制御部と、前記メモリ
セルアレイの読み出しデータを一時的に保持するデータ
レジスタと、前記データレジスタに保持されたデータを
シリアルに出力する制御を行うシリアルデータ出力制御
部と、前記データレジスタの選択を制御するドットアド
レス制御部とを具備し、前記データレジスタは、前記メ
モリセルアレイの１行分のデータを、１ドットからＮド
ットまで、１ドットずつシフトしたデータを保持するＮ
個のレジスタにより構成されることを特徴とする。

【００２０】表示データをスクロールさせる際には、シ
フトレジスタのデータを順次選択し、ＬＥＤ表示装置に
送出するだけであるから、画像プロセッサによるスクロ
ールデータの生成時間を大幅に短縮できる。

【００２１】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００２２】図１は本発明の一実施の形態を示すブロッ
ク図である。図１に示される画像メモリは、データを記
憶する素子を格子上に配置したメモリセルアレイ１と、
メモリセルアレイ１へのデータの書き込みと読み出しと
を制御するデータ入出力制御部２と、メモリセルアレイ
１へのデータ書き込み，読み出しをする際にアドレスを
制御するアドレス制御部３と、メモリセルアレイ１の１
行分の読み出しデータを、１ドットから４ドットまで、
１ドットずつシフトした４個×１行分のデータを、一時
的に保持しておくシフトデータレジスタ６１〜６４と、
シフトデータレジスタ６１〜６４に保持されたデータ
を、シリアルに出力する制御を行なうシリアルデータ出
力制御部５と、シフトデータレジスタ６１〜６４の選択
を行なうためのドットアドレス制御部６５とを備えてい
る。

【００２３】この画像メモリでは、従来例におけるシリ
アルデータレジスタの替りにシフトデータレジスタ６１
〜６４とドットアドレス制御部６５が付加されている。
シフトデータレジスタ６１〜６４は、メモリセルの１行
分のデータを、１ドットから４ドットまで、１ドットず
つシフトしたデータを、一時的に保持する機能を有して
いる。また、ドットアドレス制御部６５は、シリアルデ
ータを出力する際にシフトデータレジスタの選択をする
機能を有している。

【００２４】次に本発明の実施の形態の動作について説
明する。

【００２５】この実施例において、描画したデータを、
ＬＥＤ表示装置に、スクロール表示させる場合につい
て、図２，図６，図９，図３を参照して説明する。

【００２６】画像メモリ７には、図９のような画像が記
憶されている。

【００２７】画像プロセッサ８は、画像メモリ７に対し
て、第１行目の行アドレスの表示スタートアドレス：１
と列アドレス：１と、シフトデータレジスタ６１〜６４
へのデータセット信号ＤＴとを与える。画像メモリ７
は、信号ＤＴにより行アドレス：１に位置する１行分の
データを、シフトデータレジスタ６１〜６４に保持す
る。その際、１ドットから４ドットまで、１ドットずつ
シフトしたデータが、４個のレジスタに保持される。図
２は、１行目のデータが４個のシフトデータレジスタに
保持されている状態を表わしている。

【００２８】ドットアドレス制御部６５には、画像プロ
セッサ８により、４個のシフトデータレジスタの内、ど
のレジスタを選択するかがセットされており、シフトデ
ータレジスタ６１〜６４の選択信号ＳＥＬ１〜ＳＥＬ４
を出力する。いま、ドットアドレス：１がセットされて
おり、信号ＳＥＬ１によりシフトデータレジスタ６１が
選択されている。

【００２９】次に、シリアルデータ出力制御部５は、表
示制御部９により与えられるシリアルデータ制御クロッ
クＳＣに同期して、ドットアドレス制御部６５により選
択され、シフトデータレジスタ６１に保持された１行分
のデータの内、スタートアドレスとドットアドレスによ
って指定されたデータから順にデータＳを出力する。こ
のとき列アドレスのデータは、４ビット単位に出力され
る。表示制御部９は、４ビット単位のデータを、１ビッ
トずつに分解し、ＬＥＤ表示部１０への表示データＳＤ
に変換し、ドットクロックＤＣに同期して、ＬＥＤ表示
部１０へ出力される。１行分のデータを出力し終ると表
示制御部９は、ラッチ信号ＬＴを出力し、ＬＥＤ表示部
１０は、ラッチ信号ＬＴにより、１行分の表示データを
ラッチし、ＬＥＤを点灯させデータを表示する。

【００３０】同様の手順で、８行分のデータを画像メモ
リ７１から送出して、１画面分の表示を行う。

【００３１】次に、１ドット左にスクロールしたデータ
を表示する場合は、画像プロセッサ８により、ドットア
ドレス制御部６５にドットアドレス：２がセットされ、
シフトデータレジスタの選択信号ＳＥＬ２が出力され、
シフトデータレジスタ６２が選択される。

【００３２】以下同様にして、シリアルデータ出力制御
部５により、シフトデータレジスタ６２〜６４のデータ
を、ＬＥＤ表示部１０へくり返し出力することにより、
スクロールデータを表示する。

【００３３】

【発明の効果】本発明の効果は、１ドット単位のスクロ
ールデータを容易に生成でき、画像プロセッサの負荷を
軽減できるということである。

【００３４】その理由は、画像メモリにシフトデータレ
ジスタを内蔵することにより、１ドット単位のスクロー
ルデータを複数画面分生成する必要がないからである。

【図面の簡単な説明】

【図１】本発明の一実施の形態のブロック図である。

【図２】シフトデータレジスタに保持されたデータを示
す図である。

【図３】図９のデータを１ドットずつ左へシフトしたデ
ータを示す図である。

【図４】従来例をブロック図である。

【図５】画像メモリのメモリセルアレイの模式図であ
る。

【図６】画像メモリを使用した表示装置のブロック図で
ある。

【図７】メモリセルアレイへのデータ書き込み例を示す
図である。

【図８】従来の画像メモリを使用した表示装置にデータ
を表示する際の動作を示すタイムチャートである。

【図９】メモリセルアレイに書き込まれたデータを示す
図である。

【符号の説明】

１ メモリセルアレイ ２ データ入出力制御部 ３ アドレス制御部 ４ シリアルデータレジスタ ５ シリアルデータ出力制御部 ６１〜６４ シフトデータレジスタ ６５ ドットアドレス制御部 ７ 画像メモリ ８ 画像プロセッサ ９ 表示制御部 １０ ＬＥＤ表示部

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 5/34 G09G 3/20 G09G 3/32 G09G 3/36

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 データを記憶する素子を格子状に配置し
   たメモリセルアレイと、 前記メモリセルアレイへのデータの書き込みと読み出し
   とを制御するデータ入出力制御部と、 前記メモリセルアレイへのデータ書き込みおよび読み出
   しをする際にアドレスを制御するアドレス制御部と、 前記メモリセルアレイの読み出しデータを一時的に保持
   するデータレジスタと、 前記データレジスタに保持されたデータをシリアルに出
   力する制御を行うシリアルデータ出力制御部と、 前記データレジスタの選択を制御するドットアドレス制
   御部とを具備し、 前記データレジスタは、前記メモリセルアレイの１行分
   のデータを、１ドットからＮドットまで、１ドットずつ
   シフトしたデータを保持するＮ個のレジスタにより構成
   されることを特徴とする画像メモリ。
2. 【請求項２】 画像プロセッサは、画像メモリに対し
   て、第１行目の行アドレスの表示スタートアドレスと列
   アドレスと、前記データレジスタへのデータセット信号
   とを与え、前記画像メモリは、前記データセット信号に
   より行アドレスに位置する１行分のデータを、前記デー
   タレジスタに保持し、その際、１ドットから４ドットま
   で、１ドットずつシフトしたデータが、前記データレジ
   スタに保持され、前記ドットアドレス制御部には、前記
   画像プロセッサにより、前記データレジスタの内、どの
   レジスタを選択するかがセットされており、前記データ
   レジスタの選択信号を出力し、前記シリアルデータ出力
   制御部は、表示制御部により与えられるシリアルデータ
   制御クロックに同期して、前記ドットアドレス制御部に
   より選択され、前記レジスタの一つに保持された１行分
   のデータの内、スタートアドレスとドットアドレスによ
   って指定されたデータから順にデータを出力し、このと
   き列アドレスのデータは、４ビット単位に出力され、前
   記表示制御部は、４ビット単位のデータを、１ビットず
   つに分解し、表示部への表示データに変換し、ドットク
   ロックに同期して、前記表示部へ出力され、１行分のデ
   ータを出力し終ると前記表示制御部は、ラッチ信号を出
   力し、前記表示部は、このラッチ信号により、１行分の
   表示データをラッチし、ＬＥＤを点灯させデータを表示
   することを特徴とする表示装置。