JPS6249571A - クリツプ方式 - Google Patents
クリツプ方式Info
- Publication number
- JPS6249571A JPS6249571A JP19032685A JP19032685A JPS6249571A JP S6249571 A JPS6249571 A JP S6249571A JP 19032685 A JP19032685 A JP 19032685A JP 19032685 A JP19032685 A JP 19032685A JP S6249571 A JPS6249571 A JP S6249571A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- clipping
- data
- area
- bitmap memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、ビットマツプメモリのクリップ領域に選択
的にデータを書込むクリップ方式に関する。
的にデータを書込むクリップ方式に関する。
［発明の技術的背景］
一般に、ビットマツプメモリのクリップ領域に選択的に
データを書込むには、書込み先（書込み先アドレス）が
クリップ領域内にある否かを判断する必要がある。そこ
で従来は、クリップ領域のスタートアドレスおよびエン
ドアドレスを予めレジスタに設定しておき、その設定内
容と書込み先アドレスを比較することにより書込み先が
クリップ領域内にある否かを判断し、ビットマツプメモ
リに対する書込み制御を行なうようにしていた。
データを書込むには、書込み先（書込み先アドレス）が
クリップ領域内にある否かを判断する必要がある。そこ
で従来は、クリップ領域のスタートアドレスおよびエン
ドアドレスを予めレジスタに設定しておき、その設定内
容と書込み先アドレスを比較することにより書込み先が
クリップ領域内にある否かを判断し、ビットマツプメモ
リに対する書込み制御を行なうようにしていた。
［背景技術の問題点］
しかし、上記した従来のクリップ方式では、ウィンドウ
が重なり合っている複雑な領域に書込みを行ないたい場
合には、その領域を幾つかの矩形領域に区切り、各矩形
領域を独立のクリップ領域として各矩形領域毎にクリッ
ピングしてウィンドウを構成しなければならず、しかも
矩形領域が変わる毎にクリップ領域のスタート並びにエ
ンドアドレスを変えなければならず、制御が複雑であっ
た。
が重なり合っている複雑な領域に書込みを行ないたい場
合には、その領域を幾つかの矩形領域に区切り、各矩形
領域を独立のクリップ領域として各矩形領域毎にクリッ
ピングしてウィンドウを構成しなければならず、しかも
矩形領域が変わる毎にクリップ領域のスタート並びにエ
ンドアドレスを変えなければならず、制御が複雑であっ
た。
［発明の目的］
この発明は上記事情に鑑みてなされたものでその目的は
、ビットマツプメモリとドツト単位で対応するクリッピ
ングメモリを設け、同メモリを用いてクリップ領域指定
を行なうことにより、極めて簡単にクリッピングが行な
えるクリップ方式を提供することにある。
、ビットマツプメモリとドツト単位で対応するクリッピ
ングメモリを設け、同メモリを用いてクリップ領域指定
を行なうことにより、極めて簡単にクリッピングが行な
えるクリップ方式を提供することにある。
［発明の概要コ
この発明では、ビットマツプメモリとビット単位で対応
するクリッピングメモリが設けられる。
するクリッピングメモリが設けられる。
このクリッピングメモリには、ビットマツプメモリのク
リップ領域を指定するクリッピング情報が、ビットマツ
プメモリに対するデータ書込みに先だってクリッピング
情報書込み手段により書込まれ・３゜クリッピングメモ
リは、ビットマツプメモリに対するデータ書込み時に同
一アドレスによりリードアクセスされる。これによりク
リッピングメモリから読出されるデータは、マスクコン
トロール回路に供給される。マスクコントロール回路は
、クリッピングメモリから読出されるデータをマスクデ
ータとしてビットマツプメモリに対する書込み制御を行
なう。これにより、クリップ領域を意識せずにビットマ
ツプメモリに順次供給される書込みデータのうち、クリ
ッピングメモリで指定されるクリップ領域内のデータだ
けがビットマツプメモリに選択的に書込まれる。
リップ領域を指定するクリッピング情報が、ビットマツ
プメモリに対するデータ書込みに先だってクリッピング
情報書込み手段により書込まれ・３゜クリッピングメモ
リは、ビットマツプメモリに対するデータ書込み時に同
一アドレスによりリードアクセスされる。これによりク
リッピングメモリから読出されるデータは、マスクコン
トロール回路に供給される。マスクコントロール回路は
、クリッピングメモリから読出されるデータをマスクデ
ータとしてビットマツプメモリに対する書込み制御を行
なう。これにより、クリップ領域を意識せずにビットマ
ツプメモリに順次供給される書込みデータのうち、クリ
ッピングメモリで指定されるクリップ領域内のデータだ
けがビットマツプメモリに選択的に書込まれる。
［発明の実施例コ
以下この発明の一実施例を第１図乃至第３図を参照して
説明する。
説明する。
第１図はこの発明の一実施例に係るワークステーション
の構成を示す。同図において、１１はＣＰＵ、１２は図
形イメージ等を格納しビット単位でアクセス可能なビッ
トマツプメモリ（ＢＭＭ）である。ビットマツプメモリ
１２は、その記憶データとＣＰＵ１１からの書込みデー
タとの間で論理演算を行なう論理演算回路（図示せず）
を内蔵している。１３はビットマツプメモリ１２とビッ
ト単位で対応するメモリであって、ビットマツプメモリ
１２のクリップ領域を指定するクリッピング情報がアド
レス対応で書込まれるクリッピングメモリ（ＣＭ）、１
４はビットマツプメモリ１２およびクリッピングメモリ
１３と接続されるマスクコントロール回路（ＭＣ）であ
る。マスクコントロール回路１４は、クリッピングメモ
リ１３の内容（クリッピング情報）をマスクデータとし
てクリッピングメモリ１３に対する書込み制御を行なう
ようになっている。２０はシステムバスであり、データ
バス２１およびアドレスバス２２を含んでいる。ＣＰＵ
ＩＩ、ビットマツプメモリ１２およびクリッピングメモ
リ１３は、システムバス２０により相互接続されている
。
の構成を示す。同図において、１１はＣＰＵ、１２は図
形イメージ等を格納しビット単位でアクセス可能なビッ
トマツプメモリ（ＢＭＭ）である。ビットマツプメモリ
１２は、その記憶データとＣＰＵ１１からの書込みデー
タとの間で論理演算を行なう論理演算回路（図示せず）
を内蔵している。１３はビットマツプメモリ１２とビッ
ト単位で対応するメモリであって、ビットマツプメモリ
１２のクリップ領域を指定するクリッピング情報がアド
レス対応で書込まれるクリッピングメモリ（ＣＭ）、１
４はビットマツプメモリ１２およびクリッピングメモリ
１３と接続されるマスクコントロール回路（ＭＣ）であ
る。マスクコントロール回路１４は、クリッピングメモ
リ１３の内容（クリッピング情報）をマスクデータとし
てクリッピングメモリ１３に対する書込み制御を行なう
ようになっている。２０はシステムバスであり、データ
バス２１およびアドレスバス２２を含んでいる。ＣＰＵ
ＩＩ、ビットマツプメモリ１２およびクリッピングメモ
リ１３は、システムバス２０により相互接続されている
。
次に第１図の構成の動作を説明する。
今ＣＰＵＩＩが、第２図に示すように、ビットマツプメ
モリ（ＢＭＭ）１２上のクリップ領域Ｃにデータ書込み
を行なおうとしているものとする。クリップ領域Ｃは、
ウィンドウＷ１とウィンドウＷ２との重なり領域を除く
ウィンドウＷ１の領域である。この場合、まずＣＰＵＩ
Ｉは、ビットマツプメモリ１２のクリップ領域Ｃの各ビ
ット位置を指定するアドレスを順次アドレスバス２２に
出力すると共に、例えば論理“１“の書込みデータをデ
ータバス２１に出力し、クリッピングメモリ （ＣＮ３
）１３に対するクリップ領域指定用のデータ書込みを行
なう。これにより、第２図に示すように、ビットマツプ
メモリ１２のクリップ領域Ｃに対応するクリッピングメ
モリ１３の領域（アドレス領域）の各ビット位置に論理
“１″のデータがそれぞれ書込まれる。なお、クリッピ
ングメモリ１３は予め“０”クリアされているものとす
る。
モリ（ＢＭＭ）１２上のクリップ領域Ｃにデータ書込み
を行なおうとしているものとする。クリップ領域Ｃは、
ウィンドウＷ１とウィンドウＷ２との重なり領域を除く
ウィンドウＷ１の領域である。この場合、まずＣＰＵＩ
Ｉは、ビットマツプメモリ１２のクリップ領域Ｃの各ビ
ット位置を指定するアドレスを順次アドレスバス２２に
出力すると共に、例えば論理“１“の書込みデータをデ
ータバス２１に出力し、クリッピングメモリ （ＣＮ３
）１３に対するクリップ領域指定用のデータ書込みを行
なう。これにより、第２図に示すように、ビットマツプ
メモリ１２のクリップ領域Ｃに対応するクリッピングメ
モリ１３の領域（アドレス領域）の各ビット位置に論理
“１″のデータがそれぞれ書込まれる。なお、クリッピ
ングメモリ１３は予め“０”クリアされているものとす
る。
次にＣＰＵＩＩは、クリップ領域Ｃを全く意識せずに、
ビットマツプメモリ１２上のウィンドウＷ１の各ビット
位置を指定するアドレスを順次アドレスバス２２に出力
すると共に、対応する書込みデータをデータバス２１に
順次出力する。このときＣＰＵＩＩは、ビットマツプメ
モリ１２をライト・モードに、クリッピングメモリ１３
をリード・モードに、それぞれ設定する。ＣＰＵＩＬか
らアドレスバス２２に順次出力されるアドレスは、ビッ
トマツプメモリ１２およびクリッピングメモリ１３に供
給される。またＣＰＵＩＩからデータバス２１に順次出
力されるデータ（ＣＰＵデータ）は、ビットマツプメモ
リ１２に対する書込みデータとして同メモリ１２に供給
される。
ビットマツプメモリ１２上のウィンドウＷ１の各ビット
位置を指定するアドレスを順次アドレスバス２２に出力
すると共に、対応する書込みデータをデータバス２１に
順次出力する。このときＣＰＵＩＩは、ビットマツプメ
モリ１２をライト・モードに、クリッピングメモリ１３
をリード・モードに、それぞれ設定する。ＣＰＵＩＬか
らアドレスバス２２に順次出力されるアドレスは、ビッ
トマツプメモリ１２およびクリッピングメモリ１３に供
給される。またＣＰＵＩＩからデータバス２１に順次出
力されるデータ（ＣＰＵデータ）は、ビットマツプメモ
リ１２に対する書込みデータとして同メモリ１２に供給
される。
リード・モードに設定されているクリッピングメモリ１
３は、アドレスバス２２経由で供給されるＣＰＵＩＩか
らのアドレスによりアドレッシングされる。この結果ク
リッピングメモリ１３から対応する記憶データが読出さ
れる。クリッピングメモリ１３からの読出しデータはク
リッピング情報としてマスクコントロール回路１４に供
給される。
３は、アドレスバス２２経由で供給されるＣＰＵＩＩか
らのアドレスによりアドレッシングされる。この結果ク
リッピングメモリ１３から対応する記憶データが読出さ
れる。クリッピングメモリ１３からの読出しデータはク
リッピング情報としてマスクコントロール回路１４に供
給される。
マスクコントロール回路１４は、システムバス２０のバ
スクロックに同期して動作しており、クリッピングメモ
リ１３からその記憶データ（ビットデータ）が読出され
る毎に同データの論理値に応じてビットマツプメモリ１
２に対する書込みを制御する。
スクロックに同期して動作しており、クリッピングメモ
リ１３からその記憶データ（ビットデータ）が読出され
る毎に同データの論理値に応じてビットマツプメモリ１
２に対する書込みを制御する。
即ちマスクコントロール回路１４は、クリッピングメモ
リ１３からの読出しデータ（ビット）が論理“０”であ
れば、ＣＰＵＩＩからビットマツプメモリ１２（および
クリッピングメモリ１３）に供給されたアドレスはクリ
ップ領域Ｃ外のアドレスであるものとして、同アドレス
と共にＣＰＵＩＩからビットマツプメモリ１２に供給さ
れたデータの同メモリ１２への書込みを禁止する。これ
に対してクリッピングメモリ１３からの読出しデータが
論理“１″であれば、マスクコントロール回路１４は、
ＣＰＵＩＩから供給されたアドレスはクリップ領域Ｃ内
のアドレスであるものとして、同アドレスと共にＣＰＵ
ＩＩから供給されたデータのビットマツプメモリ１２へ
の書込みを許可する。
リ１３からの読出しデータ（ビット）が論理“０”であ
れば、ＣＰＵＩＩからビットマツプメモリ１２（および
クリッピングメモリ１３）に供給されたアドレスはクリ
ップ領域Ｃ外のアドレスであるものとして、同アドレス
と共にＣＰＵＩＩからビットマツプメモリ１２に供給さ
れたデータの同メモリ１２への書込みを禁止する。これ
に対してクリッピングメモリ１３からの読出しデータが
論理“１″であれば、マスクコントロール回路１４は、
ＣＰＵＩＩから供給されたアドレスはクリップ領域Ｃ内
のアドレスであるものとして、同アドレスと共にＣＰＵ
ＩＩから供給されたデータのビットマツプメモリ１２へ
の書込みを許可する。
上記したマスクコントロール回路１４の書込み制御の結
果、ＣＰＵＩＩがウィンドウＷ１全体のデータをアドレ
スと共に出力しているにも拘らず、ビットマツプメモリ
１２上のクリップ領域Ｃだけに該当データが選択的に正
しく書込まれる。ＣＰＵＩＩからの書込みデータ（ＣＰ
Ｕデータ）がクリッピング情報に従ってビットマツプメ
モリ１２に選択的に書込まれる状態の一例を第３図に示
す。なお第３図において、８８Ｍデータはビットマツプ
メモリ１２内書込みデータを示し、記号にはビットマツ
プメモリ１２の記憶データに変化が無いこと（即ちＣＰ
Ｕデータの書込みが行なわれなかったこと）を示す。
果、ＣＰＵＩＩがウィンドウＷ１全体のデータをアドレ
スと共に出力しているにも拘らず、ビットマツプメモリ
１２上のクリップ領域Ｃだけに該当データが選択的に正
しく書込まれる。ＣＰＵＩＩからの書込みデータ（ＣＰ
Ｕデータ）がクリッピング情報に従ってビットマツプメ
モリ１２に選択的に書込まれる状態の一例を第３図に示
す。なお第３図において、８８Ｍデータはビットマツプ
メモリ１２内書込みデータを示し、記号にはビットマツ
プメモリ１２の記憶データに変化が無いこと（即ちＣＰ
Ｕデータの書込みが行なわれなかったこと）を示す。
さて、この実施例においては、ビットマツプメモリ１２
に対する書込み制御は、クリッピングメモリ１３からの
クリッピング情報の論理値に基づくマスク制御により行
なわれる。したがって、スタートアドレスおよびエンド
アドレスと書込みアドレスとの比較により書込み制御を
行なう従来例に比べて回路（を成が簡単となる。しかも
複雑に重なり合っているウィンドウであっても、従来の
ように幾つかの矩形領域に分けて（スタートアドレスお
よびエンドアドレスによる）クリップ領域指定する必要
がないため、一度クリッピング情報書込みを行なえば同
一ウィントウである限り途中でクリッピング情報を変え
る必要がなく、ＣＰＵＩＩの負荷が軽減される。
に対する書込み制御は、クリッピングメモリ１３からの
クリッピング情報の論理値に基づくマスク制御により行
なわれる。したがって、スタートアドレスおよびエンド
アドレスと書込みアドレスとの比較により書込み制御を
行なう従来例に比べて回路（を成が簡単となる。しかも
複雑に重なり合っているウィンドウであっても、従来の
ように幾つかの矩形領域に分けて（スタートアドレスお
よびエンドアドレスによる）クリップ領域指定する必要
がないため、一度クリッピング情報書込みを行なえば同
一ウィントウである限り途中でクリッピング情報を変え
る必要がなく、ＣＰＵＩＩの負荷が軽減される。
以上は、ＣＰＵＩＩからのデータ（ＣＰＵデータ）をビ
ットマツプメモリ１２に選択的に書込む場合であるが、
同データと対応するビットマツプメモリ１２内データと
の間で論理演算を行なってビットマツプメモリ１２に書
込む場合も同様に制御される。
ットマツプメモリ１２に選択的に書込む場合であるが、
同データと対応するビットマツプメモリ１２内データと
の間で論理演算を行なってビットマツプメモリ１２に書
込む場合も同様に制御される。
即ち、ビットマツプメモリ１２はＣＰＵＩＩによりリー
ド・モディファイ・ライトが指定されると、ＣＰＵＩＩ
から供給されるアドレスの示すビット位置の記憶データ
を読出す。ビットマツプメモリ１２内の論理演算回路は
、上記の読出しデータとＣＰＵＩＩからの書込みデータ
（ＣＰＵデータ）との間で（ＣＰＵＩＩで指定された）
論理演算を行なう。この論理演算結果は、マスクコント
ロール回路１４の制御により、クリッピングメモリ１３
からのクリッピング情報に従ってビットマツプメモリ１
２に書込まれる。
ド・モディファイ・ライトが指定されると、ＣＰＵＩＩ
から供給されるアドレスの示すビット位置の記憶データ
を読出す。ビットマツプメモリ１２内の論理演算回路は
、上記の読出しデータとＣＰＵＩＩからの書込みデータ
（ＣＰＵデータ）との間で（ＣＰＵＩＩで指定された）
論理演算を行なう。この論理演算結果は、マスクコント
ロール回路１４の制御により、クリッピングメモリ１３
からのクリッピング情報に従ってビットマツプメモリ１
２に書込まれる。
［発明の効果］
以上詳述したようにこの発明によれば、ビットマツプメ
モリとドツト単位で対応するクリッピングメモリを設け
、同メモリを用いてクリップ領域指定を行なうことによ
り、極めて簡単にクリッピングが行なえる。
モリとドツト単位で対応するクリッピングメモリを設け
、同メモリを用いてクリップ領域指定を行なうことによ
り、極めて簡単にクリッピングが行なえる。
第１図はこの発明の一実施例を示すブロック構成図、第
２図はビットマツプメモリ１２のクリップ領域とクリッ
ピングメモリ１３内書込みデータとの対応例を示す図、
第３図はＣＰＵデータがクリッピング情報に従つてビッ
トマツプメモリ１２に選択的に書込まれる状態の一例を
示す図である。 ■！・・・ＣＰＵ、 １２・・・ビットマツプメモ
リ （ＢＭＭ） 、１３・・・クリッピングメモリ（Ｃ
Ｍ）、１４・・・マスクコントロール回路（ＭＣ）。 出願人代理人 弁理士 鈴江武彦 第１図− 第２図 ７’ｌ、１／７゛橘坂００００００１１１１１１１１１
１扛 ８ＭＭデー７ １４４％−％養６７８９４ＢＣＤＥＦ第
３図
２図はビットマツプメモリ１２のクリップ領域とクリッ
ピングメモリ１３内書込みデータとの対応例を示す図、
第３図はＣＰＵデータがクリッピング情報に従つてビッ
トマツプメモリ１２に選択的に書込まれる状態の一例を
示す図である。 ■！・・・ＣＰＵ、 １２・・・ビットマツプメモ
リ （ＢＭＭ） 、１３・・・クリッピングメモリ（Ｃ
Ｍ）、１４・・・マスクコントロール回路（ＭＣ）。 出願人代理人 弁理士 鈴江武彦 第１図− 第２図 ７’ｌ、１／７゛橘坂００００００１１１１１１１１１
１扛 ８ＭＭデー７ １４４％−％養６７８９４ＢＣＤＥＦ第
３図
Claims (1)
- 図形イメージ等を格納するビットマップメモリと、上記
ビットマップメモリとビット単位で対応し同ビットマッ
プメモリに対するデータ書込み時に同一アドレスにより
リードアクセスされるクリッピングメモリと、このクリ
ッピングメモリに上記ビットマップメモリのクリップ領
域を指定するクリッピング情報を書込むクリッピング情
報書込み手段と、上記ビットマップメモリに対するデー
タ書込み時に上記クリッピングメモリから読出されるデ
ータをマスクデータとして上記ビットマップメモリに対
する書込み制御を行なうマスクコントロール回路とを具
備し、上記ビットマップメモリに順次供給される書込み
データのうち、上記クリッピングメモリで指定されるク
リップ領域内のデータだけを上記ビットマップメモリに
選択的に書込むようにしたことを特徴とするクリップ方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19032685A JPS6249571A (ja) | 1985-08-29 | 1985-08-29 | クリツプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19032685A JPS6249571A (ja) | 1985-08-29 | 1985-08-29 | クリツプ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6249571A true JPS6249571A (ja) | 1987-03-04 |
Family
ID=16256319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19032685A Pending JPS6249571A (ja) | 1985-08-29 | 1985-08-29 | クリツプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6249571A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112472A (ja) * | 1987-10-27 | 1989-05-01 | Hitachi Ltd | 三次元図形表示装置 |
| JPH026242U (ja) * | 1988-06-24 | 1990-01-16 | ||
| JPH026241U (ja) * | 1988-06-24 | 1990-01-16 |
-
1985
- 1985-08-29 JP JP19032685A patent/JPS6249571A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112472A (ja) * | 1987-10-27 | 1989-05-01 | Hitachi Ltd | 三次元図形表示装置 |
| JPH026242U (ja) * | 1988-06-24 | 1990-01-16 | ||
| JPH026241U (ja) * | 1988-06-24 | 1990-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6249571A (ja) | クリツプ方式 | |
| JPS5960488A (ja) | カラ−グラフイツクメモリのデ−タ書き込み装置 | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPH0352067B2 (ja) | ||
| JPS62113193A (ja) | 記憶回路 | |
| JPS59119456A (ja) | セグメンテイシヨンされたメモリのアクセス方式 | |
| EP0228136A2 (en) | Abstract operation-signalling from a raster scan video controller to a display memory | |
| JPS6145278A (ja) | 表示制御方式 | |
| JPH0536275A (ja) | Ｒａｍの単一ビツト書込み方式 | |
| JPS6175388A (ja) | 表示処理装置 | |
| JPH04333953A (ja) | バンクメモリ制御方式 | |
| JPS62180478A (ja) | 画像記憶装置 | |
| JPS5915287A (ja) | 表示装置 | |
| JPS619684A (ja) | デフオルト画面表示方式 | |
| JPS63234287A (ja) | 表示メモリ回路 | |
| JPS63118188A (ja) | カラ−ビツトマツプメモリ制御方式 | |
| JPH02114292A (ja) | 表示制御装置 | |
| JPH05281935A (ja) | マイクロコンピュータ | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH0247782A (ja) | 画像信号処理装置 | |
| JPH03276344A (ja) | メモリヘのデータ書き込み方式 | |
| JPS63178320A (ja) | マルチウインドウ表示装置 | |
| JPS63121889A (ja) | ビツトマツプ式表示装置 |