JP2747135B2 - 信号トレース回路 - Google Patents
信号トレース回路Info
- Publication number
- JP2747135B2 JP2747135B2 JP3214751A JP21475191A JP2747135B2 JP 2747135 B2 JP2747135 B2 JP 2747135B2 JP 3214751 A JP3214751 A JP 3214751A JP 21475191 A JP21475191 A JP 21475191A JP 2747135 B2 JP2747135 B2 JP 2747135B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit pattern
- desired bit
- traced
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はトレース対象の信号の中
から所望の信号のみをトレースするための信号トレース
回路に関する。
から所望の信号のみをトレースするための信号トレース
回路に関する。
【０００２】
【従来の技術】一般に、ＣＰＵを用いるシステムでは、
システムのハード，ソフトのデバッグの一手段として信
号内容の確認のために信号をトレースする方法がある。
このような信号をトレースする方法として、従来ではシ
ステムのソフトプログラムの中に信号トレースプログラ
ムを作成し、この信号トレースブログラムがＣＰＵにて
実行されることによりトレース対象の信号の中から所望
のビットパターン信号のみを選定し、所望のビットパタ
ーン信号を表示部にて表示する方法が提案されている。
システムのハード，ソフトのデバッグの一手段として信
号内容の確認のために信号をトレースする方法がある。
このような信号をトレースする方法として、従来ではシ
ステムのソフトプログラムの中に信号トレースプログラ
ムを作成し、この信号トレースブログラムがＣＰＵにて
実行されることによりトレース対象の信号の中から所望
のビットパターン信号のみを選定し、所望のビットパタ
ーン信号を表示部にて表示する方法が提案されている。
【０００３】
【発明が解決しようとする課題】上述した従来の信号ト
レース方法では、システム内のＣＰＵで処理されるソフ
トプログラムにて所望のビットパターン信号を表示部に
表示するようになっているが、このようにソフト処理に
依存すると、ＣＰＵに加わる負荷が増大し、かつ信号ト
レースプログラム処理以外の各種の処理効率が低下する
ことになる。又、信号トレースプログラム処理がソフト
プログラム容量全体に占める割合も無視できなくなる。
本発明の目的は、信号トレースプログラムを不要にする
ことでＣＰＵの負荷を軽減した信号トレース回路を提供
することにある。
レース方法では、システム内のＣＰＵで処理されるソフ
トプログラムにて所望のビットパターン信号を表示部に
表示するようになっているが、このようにソフト処理に
依存すると、ＣＰＵに加わる負荷が増大し、かつ信号ト
レースプログラム処理以外の各種の処理効率が低下する
ことになる。又、信号トレースプログラム処理がソフト
プログラム容量全体に占める割合も無視できなくなる。
本発明の目的は、信号トレースプログラムを不要にする
ことでＣＰＵの負荷を軽減した信号トレース回路を提供
することにある。
【０００４】
【課題を解決するための手段】本発明の信号トレース回
路は、所望のビットパターン信号とトレース対象の信号
とを比較照合し、両信号が一致したときに選定信号を出
力する信号選定部と、この選定信号を書き込み信号とし
てトレース対象の信号の中から所望のビットパターン信
号のみを書き込むＲＡＭと、このＲＡＭに書き込まれた
所望のビットパターン信号を前記書き込みの次のタイミ
ングで読み出して表示部にて表示させるモニター部とを
備える。
路は、所望のビットパターン信号とトレース対象の信号
とを比較照合し、両信号が一致したときに選定信号を出
力する信号選定部と、この選定信号を書き込み信号とし
てトレース対象の信号の中から所望のビットパターン信
号のみを書き込むＲＡＭと、このＲＡＭに書き込まれた
所望のビットパターン信号を前記書き込みの次のタイミ
ングで読み出して表示部にて表示させるモニター部とを
備える。
【０００５】
【作用】本発明によれば、信号選定部から出力される選
定信号を書き込み信号とすることで、所望のビットパタ
ーンのみがＲＡＭに書き込まれ、この書き込まれた信号
を次のタイミングにおいてモニター回路で読み出すこと
で、リアルタイムで所望のビットパターンのみを表示す
ることが可能とされる。
定信号を書き込み信号とすることで、所望のビットパタ
ーンのみがＲＡＭに書き込まれ、この書き込まれた信号
を次のタイミングにおいてモニター回路で読み出すこと
で、リアルタイムで所望のビットパターンのみを表示す
ることが可能とされる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図であり、信号
トレース回路は、モニター部１と、ＲＡＭ２と、所望の
ビットパターン信号を選定する信号選定部３と、表示部
５とを備えている。前記信号選定部３はトレース対象の
信号１０１と、トレースする所望のビットパターン信号
１０３を比較照合する比較照合回路４を備え、トレース
対象の信号１０１の中から所望のビットパターン信号１
０３を選出したときに、図２（ａ）に示すタイミングで
選定信号１０２を発生する。又、前記ＲＡＭ２はこの選
定信号１０２の立ち上がりエッジで前記トレース対象の
信号１０１上の信号を書き込む。一方、モニター部１は
前記選定信号１０２により前記ＲＡＭ２へ信号が書き込
まれないタイミング図２（ｂ）にて、ＲＡＭ２に格納さ
れた所望のビットパターン信号１０４を読み出し、この
読み出した信号１０４を表示部５にて表示するようにな
っている。
る。図１は本発明の一実施例のブロック図であり、信号
トレース回路は、モニター部１と、ＲＡＭ２と、所望の
ビットパターン信号を選定する信号選定部３と、表示部
５とを備えている。前記信号選定部３はトレース対象の
信号１０１と、トレースする所望のビットパターン信号
１０３を比較照合する比較照合回路４を備え、トレース
対象の信号１０１の中から所望のビットパターン信号１
０３を選出したときに、図２（ａ）に示すタイミングで
選定信号１０２を発生する。又、前記ＲＡＭ２はこの選
定信号１０２の立ち上がりエッジで前記トレース対象の
信号１０１上の信号を書き込む。一方、モニター部１は
前記選定信号１０２により前記ＲＡＭ２へ信号が書き込
まれないタイミング図２（ｂ）にて、ＲＡＭ２に格納さ
れた所望のビットパターン信号１０４を読み出し、この
読み出した信号１０４を表示部５にて表示するようにな
っている。
【０００７】したがって、信号選定部３からは、トレー
ス対象の信号１０１がトレースを所望するビットパター
ン信号と一致したときに選定信号１０２が出力され、こ
の選定信号１０２に基づいてＲＡＭ２への書き込みを行
うため、ＲＡＭ２には、トレース対象の信号１０１の中
の所望のビットパターン信号１０３のみが書き込まれる
ことになる。そして、この書き込まれたビットパターン
信号１０３のみが、次のタイミングでモニター部１で読
み出されるため、表示部５には所望ビットパターン信号
が表示されることになる。
ス対象の信号１０１がトレースを所望するビットパター
ン信号と一致したときに選定信号１０２が出力され、こ
の選定信号１０２に基づいてＲＡＭ２への書き込みを行
うため、ＲＡＭ２には、トレース対象の信号１０１の中
の所望のビットパターン信号１０３のみが書き込まれる
ことになる。そして、この書き込まれたビットパターン
信号１０３のみが、次のタイミングでモニター部１で読
み出されるため、表示部５には所望ビットパターン信号
が表示されることになる。
【０００８】
【発明の効果】以上説明したように本発明は、信号選定
部から出力される選定信号を書き込み信号としてＲＡＭ
に書き込むことで、ＲＡＭには所望ビットパターン信号
のみが書き込まれ、これを次のタイミングでモニター部
が読み出して表示部に表示すれば、信号トレース処理プ
ログラムを用いることなく信号のトレースが可能とな
り、しかもトレースの実行を直ちに表示部において確認
でき、ＣＰＵに加わる負荷を軽減させることができ、か
つＣＰＵにおける処理効率を改善できる効果がある。
部から出力される選定信号を書き込み信号としてＲＡＭ
に書き込むことで、ＲＡＭには所望ビットパターン信号
のみが書き込まれ、これを次のタイミングでモニター部
が読み出して表示部に表示すれば、信号トレース処理プ
ログラムを用いることなく信号のトレースが可能とな
り、しかもトレースの実行を直ちに表示部において確認
でき、ＣＰＵに加わる負荷を軽減させることができ、か
つＣＰＵにおける処理効率を改善できる効果がある。
【図１】本発明の信号トレース回路のブロック図であ
る。
る。
【図２】図１の信号トレース回路における、ＲＡＭへの
信号書き込み、読み出しのタイミングを示す波形図であ
る。
信号書き込み、読み出しのタイミングを示す波形図であ
る。
１ モニター部 ２ ＲＡＭ ３ 信号選定部 ４ 比較照合回路 ５ 表示部
Claims (1)
- 【請求項１】 トレース対象の信号の中から所望のビッ
トパターン信号のみを選定し、この所望のビットパター
ン信号を表示部に表示する信号トレース回路において、
前記所望のビットパターン信号とトレース対象の信号と
を比較照合し、両信号が一致したときに選定信号を出力
する信号選定部と、この選定信号を書き込み信号として
前記トレース対象の信号の中から所望のビットパターン
信号のみを書き込むＲＡＭと、このＲＡＭに書き込まれ
た所望のビットパターン信号を前記書き込みの次のタイ
ミングで読み出して表示部に表示させるモニター部とを
備えることを特徴とする信号トレース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214751A JP2747135B2 (ja) | 1991-07-31 | 1991-07-31 | 信号トレース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214751A JP2747135B2 (ja) | 1991-07-31 | 1991-07-31 | 信号トレース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05173833A JPH05173833A (ja) | 1993-07-13 |
| JP2747135B2 true JP2747135B2 (ja) | 1998-05-06 |
Family
ID=16660973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214751A Expired - Fee Related JP2747135B2 (ja) | 1991-07-31 | 1991-07-31 | 信号トレース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2747135B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244144A (ja) * | 1987-03-30 | 1988-10-11 | Ando Electric Co Ltd | トレ−ス回路 |
-
1991
- 1991-07-31 JP JP3214751A patent/JP2747135B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05173833A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5813864B2 (ja) | ロジツク信号観測装置 | |
| JP2747135B2 (ja) | 信号トレース回路 | |
| JP3335808B2 (ja) | ベクトル処理装置 | |
| JPS6265147A (ja) | バストレ−ス方式 | |
| JPS59197946A (ja) | メモリ装置 | |
| US7483593B2 (en) | Image data enlarging/reducing apparatus enlarging/reducing image data by direct memory access transfer | |
| JPH0310294A (ja) | 画像表示装置 | |
| JP2752732B2 (ja) | トレース装置 | |
| JP2658077B2 (ja) | 映像特殊効果装置 | |
| JPS648337B2 (ja) | ||
| KR940007821B1 (ko) | 2배폭 문자 표시방법 | |
| JPH0322041A (ja) | リアル・タイム・トレーサー | |
| JPS60640U (ja) | Ｄｍａ処理とプログラム計測モ−ドの並行処理システム | |
| JPS649637B2 (ja) | ||
| JPS6213690B2 (ja) | ||
| JPS6175388A (ja) | 表示処理装置 | |
| JPS60104944U (ja) | 画像デ−タ処理装置 | |
| JPS63301097A (ja) | 濃度ヒストグラムの作成方法及び回路 | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| JPS6124665U (ja) | デイジタルストレ−ジオシロスコ−プ | |
| JPH058646U (ja) | メモリ装置 | |
| JPS619687A (ja) | メモリ制御方式 | |
| JPH0535548A (ja) | アドレストレーサ | |
| JPS63285592A (ja) | デ−タ処理装置 | |
| JPS6392986A (ja) | パタ−ン展開方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |