JPS6265147A - バストレ−ス方式 - Google Patents
バストレ−ス方式Info
- Publication number
- JPS6265147A JPS6265147A JP60205706A JP20570685A JPS6265147A JP S6265147 A JPS6265147 A JP S6265147A JP 60205706 A JP60205706 A JP 60205706A JP 20570685 A JP20570685 A JP 20570685A JP S6265147 A JPS6265147 A JP S6265147A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- trace
- memory
- write
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバストレース方式に関し、特に共通バストレー
ス処理による障害解析機能の改善を図ったバストレース
方式に関する。
ス処理による障害解析機能の改善を図ったバストレース
方式に関する。
動作指示／制御線、アドレス線、あるいはデータ線等を
含む共通バスを介して上位機器の指令を受けつつ共通バ
スを転送される各種データのうちあらかじめ特定したも
のをトレース情報として格納し、このトレース情報にも
とづいて共通バスに接続さ１ている各種論理装置の障害
解析を行なうバストレース方式はよく知られている。
含む共通バスを介して上位機器の指令を受けつつ共通バ
スを転送される各種データのうちあらかじめ特定したも
のをトレース情報として格納し、このトレース情報にも
とづいて共通バスに接続さ１ている各種論理装置の障害
解析を行なうバストレース方式はよく知られている。
従来のこの種のバストレース方式は、あらかじめ固定的
に選択された動作に対してだけ、あるいはスイッチ等に
よる少数の選択された動作条件のもとでのバストレース
゛に限定して実施されている。
に選択された動作に対してだけ、あるいはスイッチ等に
よる少数の選択された動作条件のもとでのバストレース
゛に限定して実施されている。
従来のバストレース方式は共通バスの動作を自由に選択
しうるものではなく、上述の如く固定選択さｎた動作時
のみ、あるいはスイッチ等によって選択さｎる少数の動
作条件のもとてのバストレースに限定さｎており、この
ため共通バスに接続された各種論理装置の障害解析を容
易に行なうことができないという欠点がある。
しうるものではなく、上述の如く固定選択さｎた動作時
のみ、あるいはスイッチ等によって選択さｎる少数の動
作条件のもとてのバストレースに限定さｎており、この
ため共通バスに接続された各種論理装置の障害解析を容
易に行なうことができないという欠点がある。
本発明の目的は上述した欠点を除去し、共通バスのトレ
ース条件を必要なときにプログラム的に行ない自動助に
多数の動作選択を可能として各種論理装置の障害解析を
著しく容易としたバストレース方式を提供することにあ
る。
ース条件を必要なときにプログラム的に行ない自動助に
多数の動作選択を可能として各種論理装置の障害解析を
著しく容易としたバストレース方式を提供することにあ
る。
本発明の方式は、共通バスのトレースを行なうバス）Ｌ
／−ス方式において、共通バスを介して入力したバスト
レース情報を格納するバストレースメモリと、前記バス
トレースメモリに対する読出し／書込み指示信号を出力
する読出し／書込み制御回路と、共通バスから前記バス
トレースメモリに対する格納タイミング情報を得つつ前
記読出し／書込み制御回路に対してバストレース書込み
を指令するバストレース情報書込み指示信号を出力する
トレース制御回路と、共通バスを介して受ける上位機器
のブーグラムの制御のもとに前記バストレースメモリに
対して書込みを許可する書込み許可信号を発生する情報
を共通バスを介して所定の番地に格納したうえ前記書込
み許可信号を発生してこれを前記トレース制御回路に供
給して前記バストレース情報書込み指示信号を発生せし
め前記バストレースメモリに共通バスの任意の動作に関
するバストレース情報を格納させるトレースコントロー
ルメモリとを備えて構成される。
／−ス方式において、共通バスを介して入力したバスト
レース情報を格納するバストレースメモリと、前記バス
トレースメモリに対する読出し／書込み指示信号を出力
する読出し／書込み制御回路と、共通バスから前記バス
トレースメモリに対する格納タイミング情報を得つつ前
記読出し／書込み制御回路に対してバストレース書込み
を指令するバストレース情報書込み指示信号を出力する
トレース制御回路と、共通バスを介して受ける上位機器
のブーグラムの制御のもとに前記バストレースメモリに
対して書込みを許可する書込み許可信号を発生する情報
を共通バスを介して所定の番地に格納したうえ前記書込
み許可信号を発生してこれを前記トレース制御回路に供
給して前記バストレース情報書込み指示信号を発生せし
め前記バストレースメモリに共通バスの任意の動作に関
するバストレース情報を格納させるトレースコントロー
ルメモリとを備えて構成される。
次に図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。
る。
第１図に示す実施例の構成は本発明を利用するバストレ
ース装置におけるトレース回路の主要部分を示すもので
あり、バストレースメモリ１、読出し／書込み制御回路
２、トレース制御回路３、トレースコントロールメモリ
４、アドレスレジスタ５、マルチブレフサ６、アドレス
レジスタ７を備えて構成され、なお共通バス１００を併
記して示す。
ース装置におけるトレース回路の主要部分を示すもので
あり、バストレースメモリ１、読出し／書込み制御回路
２、トレース制御回路３、トレースコントロールメモリ
４、アドレスレジスタ５、マルチブレフサ６、アドレス
レジスタ７を備えて構成され、なお共通バス１００を併
記して示す。
また、第２図は共通バスにおけるバストレース装置の基
本的配置状態の第１の例を示すバストレース配置図、第
３図は共通バスにおけるバストレース装置の基本的配置
状態の第２の例を示すバストレース配置図である。以下
に第２．３図を参照しながら第１図の実施例について説
明する。
本的配置状態の第１の例を示すバストレース配置図、第
３図は共通バスにおけるバストレース装置の基本的配置
状態の第２の例を示すバストレース配置図である。以下
に第２．３図を参照しながら第１図の実施例について説
明する。
第１図に示す実施例は本発明を利用したバストレース装
置の主要部分を示すものであるが、バストレース装置全
体は第２図および第３図に共通バスに対するその接続配
置状態を示す如く上位機器ならびし〔他の論理装置と接
続さｎる。
置の主要部分を示すものであるが、バストレース装置全
体は第２図および第３図に共通バスに対するその接続配
置状態を示す如く上位機器ならびし〔他の論理装置と接
続さｎる。
たとえば、第２図にありてはバストレースユニット２０
は共通バス２００を介して上位機器としてのサービスプ
ロセッサ３０からの指示を受けてバストレース動作を実
行する。また、演算実行ユニｙト（Ｅｘｅｃｕｔｉｏｎ
Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）５０やマススト
レーシブｏ セｙ ｆ （Ｍａｓｓ Ｓ ｔｏｒａｇ
ｅＰｒｏｃｅｓｓｏｒ）６０、それに入出カプロセッサ
７０といりた各鳩理装肯からのバストレース訂正指示を
受けて所定の動作を実行する。
は共通バス２００を介して上位機器としてのサービスプ
ロセッサ３０からの指示を受けてバストレース動作を実
行する。また、演算実行ユニｙト（Ｅｘｅｃｕｔｉｏｎ
Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）５０やマススト
レーシブｏ セｙ ｆ （Ｍａｓｓ Ｓ ｔｏｒａｇ
ｅＰｒｏｃｅｓｓｏｒ）６０、それに入出カプロセッサ
７０といりた各鳩理装肯からのバストレース訂正指示を
受けて所定の動作を実行する。
また第３図の例ではバストレースユニット２０は共通バ
ス３００を介して上位機器としての入出カプロセッサ７
０からの指令を受けてバストレース動作を実行し、また
デバイスアダプタ８１〜８４も入出力グロセッ、す７０
からの指令を受けつつそれぞｎ磁気テープ、ラインプリ
ンタ、フロッピーディスク等との動作適合を図る。
ス３００を介して上位機器としての入出カプロセッサ７
０からの指令を受けてバストレース動作を実行し、また
デバイスアダプタ８１〜８４も入出力グロセッ、す７０
からの指令を受けつつそれぞｎ磁気テープ、ラインプリ
ンタ、フロッピーディスク等との動作適合を図る。
このような配置条件のもとに置かｎて動作するハストレ
ースユニット２０のウチのトレース回路の主要部分が第
１図に示す実施例の構成である。
ースユニット２０のウチのトレース回路の主要部分が第
１図に示す実施例の構成である。
さて、第１図において、バストレースメモリ１は共通バ
ス１００を構成する動作指示／制御線１０１、アドレス
線１０２、データ線１０３からそｎぞれバストレースに
必要なデータを受けつつトレース情報を格納するが、こ
のトレース情報は読出し／書込み制御回路２による書込
み命令で行なわれる。
ス１００を構成する動作指示／制御線１０１、アドレス
線１０２、データ線１０３からそｎぞれバストレースに
必要なデータを受けつつトレース情報を格納するが、こ
のトレース情報は読出し／書込み制御回路２による書込
み命令で行なわれる。
また読出しも読出し／書込み制御回路２による読出し命
令で行なわれデータ線１０３に供給されバストレースユ
ニット２０から上位機種に転送され各論理装置の障害解
析に利用される。共通バス１００の各線には第２，３図
に示す如き上位機器から必要データが転送されてくる。
令で行なわれデータ線１０３に供給されバストレースユ
ニット２０から上位機種に転送され各論理装置の障害解
析に利用される。共通バス１００の各線には第２，３図
に示す如き上位機器から必要データが転送されてくる。
アドレスレジスタ５はこの場合、バストレースメモリ１
のアドレス情報を格納表示するものでありデータ線１０
３を介して上位機器からバストレースメモリ１の格納ア
ドレス情報を受けこれを読出す。
のアドレス情報を格納表示するものでありデータ線１０
３を介して上位機器からバストレースメモリ１の格納ア
ドレス情報を受けこれを読出す。
読出し／書込み制御回路２はバストレースメモリ１のほ
かにバストレースユニット２０内のレジスタ、フリラグ
・フロッグ回路、メモリ回路等に対しての読出し、書込
みの制御を行なうものであり、バストレースメモリ１に
対する書込み制御はトレース制御回路３からバストレー
ス情報書込み指示信号が出さｎたときに実行される。
かにバストレースユニット２０内のレジスタ、フリラグ
・フロッグ回路、メモリ回路等に対しての読出し、書込
みの制御を行なうものであり、バストレースメモリ１に
対する書込み制御はトレース制御回路３からバストレー
ス情報書込み指示信号が出さｎたときに実行される。
従来のバストレース方式では上位機器から共通バス１０
０を介してトレース制御回路３にはバストレース開始を
指令する命令が出さル、また読出し／書込制御回路２に
はバストレースに必要な読出し／書込み指令の命令が出
されバストレース１に対しアドレスレジスタ５で指定さ
れるアドレスにバストレース情報が格納され所定のトレ
ース完了後読出されるのがその基本的動作形態となって
おり、かつバストレースメモリ１に格納すべきバストレ
ース情報は、固定的に選択された動作時のものやスイッ
チ等による少数の動作選択された条件下におけるデータ
のみがトレース制御回路３によって限定格納さルるよう
に制御さｎており、このため前述したような間層点が発
生している。
０を介してトレース制御回路３にはバストレース開始を
指令する命令が出さル、また読出し／書込制御回路２に
はバストレースに必要な読出し／書込み指令の命令が出
されバストレース１に対しアドレスレジスタ５で指定さ
れるアドレスにバストレース情報が格納され所定のトレ
ース完了後読出されるのがその基本的動作形態となって
おり、かつバストレースメモリ１に格納すべきバストレ
ース情報は、固定的に選択された動作時のものやスイッ
チ等による少数の動作選択された条件下におけるデータ
のみがトレース制御回路３によって限定格納さルるよう
に制御さｎており、このため前述したような間層点が発
生している。
本実施例ではこのような問題を解消すべく次のようにし
て、バストレースを実施している。
て、バストレースを実施している。
すなわち、基本的にはプログラム？１ｔＩＩ御によるバ
ストレースとし、共通バス動作のうちバストレースに必
要と思われるほぼすべての動作を指示しうる内容の動作
指定プログラムを上位機器にあらかじめ内蔵しておく。
ストレースとし、共通バス動作のうちバストレースに必
要と思われるほぼすべての動作を指示しうる内容の動作
指定プログラムを上位機器にあらかじめ内蔵しておく。
トレースコントロールメモ９４ ｈ、上位機ａｒ＋ｃ内
蔵された動作指定プログラムの制御のもとで、共通バス
動作のうちの複数の選択された動作状態のときだけバス
トレースメモリ１に対して共通バスの情報を格納させる
書込み許可信号を発生する。
蔵された動作指定プログラムの制御のもとで、共通バス
動作のうちの複数の選択された動作状態のときだけバス
トレースメモリ１に対して共通バスの情報を格納させる
書込み許可信号を発生する。
いｆｉＡ、Ｂ、Ｃ，・・・という複数のトレース対象バ
ス動作が選択されており、たとえばＡというバス動作が
行なわｎたときバストレースをする場合を例とすると、
バス動作Ａによってアクセスされるトレースコントロー
ルメモリ４の番地（Ａ番地）に書込み許可信号に関する
データを書込んでおき、その後バス動作Ａが共通バス上
で実行されると既にＡ番地に書込まれたデータが読出さ
：ｒｔｔ込み許可信号が出さｎる。他のＢ、Ｃ，・・・
というバス動作に対しても全く同様な手法で書込み許可
信号が出力さｎる。アドレスレジスタ７はトレースコン
トロールメモリ４に対するデータアクセス時のアドレス
レジスタであり、マルチプレクサ６はこのアドレスレジ
スタ７と動作指示／制御線１０１からトレースコントロ
ールメモリ４にアクセスサｆｌルバストレース制御信号
の切替を行なう。
ス動作が選択されており、たとえばＡというバス動作が
行なわｎたときバストレースをする場合を例とすると、
バス動作Ａによってアクセスされるトレースコントロー
ルメモリ４の番地（Ａ番地）に書込み許可信号に関する
データを書込んでおき、その後バス動作Ａが共通バス上
で実行されると既にＡ番地に書込まれたデータが読出さ
：ｒｔｔ込み許可信号が出さｎる。他のＢ、Ｃ，・・・
というバス動作に対しても全く同様な手法で書込み許可
信号が出力さｎる。アドレスレジスタ７はトレースコン
トロールメモリ４に対するデータアクセス時のアドレス
レジスタであり、マルチプレクサ６はこのアドレスレジ
スタ７と動作指示／制御線１０１からトレースコントロ
ールメモリ４にアクセスサｆｌルバストレース制御信号
の切替を行なう。
こうして出される書込み許可信号は、動作指定プログラ
ムに対応して任意の共通バス動作に関するデータをバス
トレースメモリ１に格納しまた自動的に実行することが
可能であり、これによってバストレースメモリ１に格納
さ几るバストレース情報はその内容において著しく柔軟
性に富んだものとすることができる。
ムに対応して任意の共通バス動作に関するデータをバス
トレースメモリ１に格納しまた自動的に実行することが
可能であり、これによってバストレースメモリ１に格納
さ几るバストレース情報はその内容において著しく柔軟
性に富んだものとすることができる。
書込み許可信号はトレース制御回路３に供給されるほか
データ線１０３にも供給さｎバストレースユニット２０
内の関連各構成ブロックに提供さｎる。
データ線１０３にも供給さｎバストレースユニット２０
内の関連各構成ブロックに提供さｎる。
トレースＩＪ御回路：ｌｊニドレースコントロールメモ
リ４の出力する書込み許可信号と、動作指示／制御線１
０１を介してバストレースメモリ１に格納すべきデータ
の格納タイミング情報を得てバストレース情報書込み指
示信号を発生する。
リ４の出力する書込み許可信号と、動作指示／制御線１
０１を介してバストレースメモリ１に格納すべきデータ
の格納タイミング情報を得てバストレース情報書込み指
示信号を発生する。
こうしてバストレースメモリ１に格納されたバストレー
ス情報は上位機器に提供される。
ス情報は上位機器に提供される。
以上説明した如く本発明によれば、プログラム制御のも
とてトレース条件を設定しうる手段を備えてバストレー
スを実施することによって、共通バスに接続されている
各種論理装置の障害解析が極めて容易に行なうことがで
きるバストレース方式が実現できるという効果がある。
とてトレース条件を設定しうる手段を備えてバストレー
スを実施することによって、共通バスに接続されている
各種論理装置の障害解析が極めて容易に行なうことがで
きるバストレース方式が実現できるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
共通バスにおけるバストレース装置の基本的配置状態の
第１の例を示すバストレース配置図、第３図は共通バス
におけるバストレース装置の基本的配置状態の第２の例
を示すバストレース配置図である。 １・・・・・・バストレースメモリ、２・・・・・・読
出し／書込み制御回路、３・・・・・・トレース制御回
路、４・・・・・・トレースコントロールメモリ、５・
・・・・・アドレスレジスタ、６・・・・・・マルチプ
レクサ、７・・・・・・アドレスレジスタ、２０・・・
・・・バストレースユニット、３゜・・・・・・サービ
スプロセッサ、−４０・旧・・メインメモリ、５０・・
・・・・演算実行ユニット、マスストレージプロセッサ
、７０・・・・・・入出カプロセッサ、８１〜８４・・
・・・・デバイスアダプター、１００，２００，３００
・旧・・共通バス。 １＼、− ６・・−マノムケブ［クツ ／６／−−＋イ’ｌ＆／李りｒｈ、＝’１第１図 第２ 図 半３ 習
共通バスにおけるバストレース装置の基本的配置状態の
第１の例を示すバストレース配置図、第３図は共通バス
におけるバストレース装置の基本的配置状態の第２の例
を示すバストレース配置図である。 １・・・・・・バストレースメモリ、２・・・・・・読
出し／書込み制御回路、３・・・・・・トレース制御回
路、４・・・・・・トレースコントロールメモリ、５・
・・・・・アドレスレジスタ、６・・・・・・マルチプ
レクサ、７・・・・・・アドレスレジスタ、２０・・・
・・・バストレースユニット、３゜・・・・・・サービ
スプロセッサ、−４０・旧・・メインメモリ、５０・・
・・・・演算実行ユニット、マスストレージプロセッサ
、７０・・・・・・入出カプロセッサ、８１〜８４・・
・・・・デバイスアダプター、１００，２００，３００
・旧・・共通バス。 １＼、− ６・・−マノムケブ［クツ ／６／−−＋イ’ｌ＆／李りｒｈ、＝’１第１図 第２ 図 半３ 習
Claims (1)
- 共通バス（ｂｕｓ）のトレース（ｔｒａｃｅ）を行なう
バストレース方式において、共通バスを介して入力した
バストレース情報を格納するバストレースメモリと、前
記バストレースメモリに対する読出し／書込み指示信号
を出力する読出し／書込み制御回路と、共通バスから前
記バストレースメモリに対する格納タイミング情報を得
つつ前記読出し／書込み制御回路に対してバストレース
書込みを指示するバストレース情報書込み指示信号を出
力するトレース制御回路と、共通バスを介して受ける上
位機器のプログラムの制御のもとに前記バストレースメ
モリに対して書込みを許可する書込み許可信号を発生す
る情報を共通バスを介して所定の番地に格納したうえ前
記書込み許可信号を発生してこれを前記トレース制御回
路に供給して前記バストレース情報書込み指示信号を発
生せしめ前記バストレースメモリに共通バスの任意の動
作に関するバストレース情報を格納させるトレースコン
トロールメモリとを備えて成ることを特徴とするバスト
レース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205706A JPS6265147A (ja) | 1985-09-17 | 1985-09-17 | バストレ−ス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205706A JPS6265147A (ja) | 1985-09-17 | 1985-09-17 | バストレ−ス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6265147A true JPS6265147A (ja) | 1987-03-24 |
Family
ID=16511350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60205706A Pending JPS6265147A (ja) | 1985-09-17 | 1985-09-17 | バストレ−ス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6265147A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415848A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Bus tracer |
| JPS6423356A (en) * | 1987-07-20 | 1989-01-26 | Pfu Ltd | Trace system |
| JPH0310350A (ja) * | 1989-06-07 | 1991-01-17 | Nec Ibaraki Ltd | バストレース方式 |
| US6199465B1 (en) | 1996-11-29 | 2001-03-13 | Fuji Koeki Co., Ltd. | Liquid coater |
| US6659370B1 (en) | 1998-05-25 | 2003-12-09 | Fuji Bc Engineering Co., Ltd. | Liquid spray device and cutting method |
| US6773212B2 (en) | 2000-10-26 | 2004-08-10 | Fuji Koeki Co., Ltd. | Cutting-oil coater and cutting device |
-
1985
- 1985-09-17 JP JP60205706A patent/JPS6265147A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6415848A (en) * | 1987-07-10 | 1989-01-19 | Nec Corp | Bus tracer |
| JPS6423356A (en) * | 1987-07-20 | 1989-01-26 | Pfu Ltd | Trace system |
| JPH0542020B2 (ja) * | 1987-07-20 | 1993-06-25 | Pfu Ltd | |
| JPH0310350A (ja) * | 1989-06-07 | 1991-01-17 | Nec Ibaraki Ltd | バストレース方式 |
| US6199465B1 (en) | 1996-11-29 | 2001-03-13 | Fuji Koeki Co., Ltd. | Liquid coater |
| US6460831B2 (en) | 1996-11-29 | 2002-10-08 | Fuji Bc Engineering Co., Ltd. | Cutting liquid coater |
| US6679484B2 (en) | 1996-11-29 | 2004-01-20 | Fuji Bc Engineering Co., Ltd. | Cutting liquid coater |
| US6659370B1 (en) | 1998-05-25 | 2003-12-09 | Fuji Bc Engineering Co., Ltd. | Liquid spray device and cutting method |
| US6773212B2 (en) | 2000-10-26 | 2004-08-10 | Fuji Koeki Co., Ltd. | Cutting-oil coater and cutting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08263395A (ja) | バス状態分析器及びその内部バス試し方法 | |
| JPS6265147A (ja) | バストレ−ス方式 | |
| JPH086736A (ja) | ディスク記憶装置 | |
| JP4484417B2 (ja) | デバッグシステム | |
| JP2007080292A (ja) | デバッグシステム | |
| JPS59112350A (ja) | プログラム監視制御方式 | |
| JP2802109B2 (ja) | メモリアクセス制御方式 | |
| JPS62137626A (ja) | トレ−ス装置 | |
| JP3284949B2 (ja) | 記憶装置へのバストレース格納装置と方法および記録媒体 | |
| JP3039054B2 (ja) | 画像処理装置 | |
| JPH08161006A (ja) | プログラム制御装置 | |
| JPH064511A (ja) | 論理シミュレーション装置 | |
| JPS63298452A (ja) | トレ−サ回路 | |
| JPH04243445A (ja) | 情報処理装置のレジスタデータ書込み方式 | |
| JPS62151948A (ja) | トレ−サ | |
| JPS6217250B2 (ja) | ||
| JPH05143718A (ja) | 画像処理装置 | |
| JPS61175834A (ja) | マイクロプログラムデバツグ機能付きデ−タ処理装置 | |
| JPH05241911A (ja) | ハードウェア制御命令トレース回路 | |
| JPH0298751A (ja) | トレーサ制御回路 | |
| JPS62224841A (ja) | 動作履歴記憶方式 | |
| JPH04343132A (ja) | 中央演算処理装置 | |
| JPS63158637A (ja) | メモリトレ−ス方式 | |
| JPH03256133A (ja) | Ｒａｓプロセッサコマンド入力方式 | |
| JPS6344235A (ja) | デ−タ処理装置 |