JP2658077B2 - 映像特殊効果装置 - Google Patents
映像特殊効果装置Info
- Publication number
- JP2658077B2 JP2658077B2 JP24696487A JP24696487A JP2658077B2 JP 2658077 B2 JP2658077 B2 JP 2658077B2 JP 24696487 A JP24696487 A JP 24696487A JP 24696487 A JP24696487 A JP 24696487A JP 2658077 B2 JP2658077 B2 JP 2658077B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- output image
- data
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Generation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は2次元平面画像を3次元画像に変換する映
像特殊効果装置に関し、特に3次元画像にしたとき視覚
的に隠れる面部分の消去のための技術に関する。
像特殊効果装置に関し、特に3次元画像にしたとき視覚
的に隠れる面部分の消去のための技術に関する。
この発明は、2次元平面画像から変換される3次元画
像の形を、面の重なりを2重以下のものに限定すること
により、画像変換時に用いられる書き込みフラグと表裏
フラグとを利用することによって隠面を簡単に消去でき
るようにしたものである。
像の形を、面の重なりを2重以下のものに限定すること
により、画像変換時に用いられる書き込みフラグと表裏
フラグとを利用することによって隠面を簡単に消去でき
るようにしたものである。
例えば第3図Aに示すような四辺形の紙に文字が描か
れた2次元平面原画を同図Bに示すように、その紙が円
筒に巻き付けられたような立体的な曲面を持つ3次元画
像にデータ変換によって画像変換する装置が知られてい
る(特開昭58−219664号公報,特開昭58−19975号公
報,特開昭61−230477号公報参照)。
れた2次元平面原画を同図Bに示すように、その紙が円
筒に巻き付けられたような立体的な曲面を持つ3次元画
像にデータ変換によって画像変換する装置が知られてい
る(特開昭58−219664号公報,特開昭58−19975号公
報,特開昭61−230477号公報参照)。
この場合、画像変換処理は、平面画像を円筒等の任意
の曲面上にはりつけるようにマッピングして3次元画像
に変換するための変換プログラムによってコンピュータ
で実行される。そして、この場合、画像が複数のブロッ
クに分割され、そのブロック単位で画像変換がなされる
もので、原画像IM1の各ブロックの代表点ごとに3次元
方向すなわちX,Y,Z(Zは深さ)の各方向に関する変換
位置が前述のプログラムに従って演算され、その演算結
果がバッファメモリに蓄えられる。そして、このバッフ
ァメモリからの情報に基づいて変換専用のハードウエア
により画像変換がなされる。
の曲面上にはりつけるようにマッピングして3次元画像
に変換するための変換プログラムによってコンピュータ
で実行される。そして、この場合、画像が複数のブロッ
クに分割され、そのブロック単位で画像変換がなされる
もので、原画像IM1の各ブロックの代表点ごとに3次元
方向すなわちX,Y,Z(Zは深さ)の各方向に関する変換
位置が前述のプログラムに従って演算され、その演算結
果がバッファメモリに蓄えられる。そして、このバッフ
ァメモリからの情報に基づいて変換専用のハードウエア
により画像変換がなされる。
この場合、ブロック数が変換の前後で異なるので変換
後のブロックと入力画像のブロックが全く対応するもの
ではないが、第3図に示すように原画像IM1のあるブロ
ックB1の代表点が変換画像IM2のどのブロックに移るか
(第3図例ではB2に移る)によってその変換マッピング
が行なわれる。
後のブロックと入力画像のブロックが全く対応するもの
ではないが、第3図に示すように原画像IM1のあるブロ
ックB1の代表点が変換画像IM2のどのブロックに移るか
(第3図例ではB2に移る)によってその変換マッピング
が行なわれる。
ところで、第3図Bにも示すように3次元画像にした
場合、面の重なりが生じることが多々ある。この場合に
は、視覚上、視点に最も近い面のみを表示して、この面
に隠れてしまう面を消去する必要がある。従来、この隠
面の消去は、変形画像の深さ方向の情報(Z方向座標)
を比較し、この深さ方向の情報に基づいて視点に近い上
面の画像データを出力画像メモリに書き込む、あるいは
残すことにより行なっている。
場合、面の重なりが生じることが多々ある。この場合に
は、視覚上、視点に最も近い面のみを表示して、この面
に隠れてしまう面を消去する必要がある。従来、この隠
面の消去は、変形画像の深さ方向の情報(Z方向座標)
を比較し、この深さ方向の情報に基づいて視点に近い上
面の画像データを出力画像メモリに書き込む、あるいは
残すことにより行なっている。
しかしながら、この深さ方向は無限の距離が存在し、
実用的に設計するとしても、少なくとも16ビット程度の
ダイナミックレンジを必要とする。しかも、この深さ方
向の情報は各出力画素の各々に対してすべて必要となる
から、この深さ方向の情報をストアするメモリとして大
容量のメモリを必要とするという欠点がある。
実用的に設計するとしても、少なくとも16ビット程度の
ダイナミックレンジを必要とする。しかも、この深さ方
向の情報は各出力画素の各々に対してすべて必要となる
から、この深さ方向の情報をストアするメモリとして大
容量のメモリを必要とするという欠点がある。
この発明は、このような深さ方向の情報のメモリを必
要とせずに隠面の消去を行なえるようにしたものであ
る。
要とせずに隠面の消去を行なえるようにしたものであ
る。
この発明は、入力平面画像を任意の曲面上にマッピン
グして1回の重なりを許した3次元出力画像を得る映像
特殊効果装置であって、出力画像メモリ(9)と、上記
3次元出力画像についての書き込みフラグと表裏フラグ
をそれぞれ記憶するメモリ(121)(122)と、このメモ
リ(121)からの書き込みフラグから3次元出力画像の
重なり部分を検出するとともにメモリ(122)からの表
裏フラグに基づいて重なり面のどちらを出力画像として
表示するかの判定を行なう判定手段(29)と、この判定
手段(29)の出力に基づいて画像データを出力画像メモ
リ(9)に書き込むか否かを制御する手段(22)とを設
ける。
グして1回の重なりを許した3次元出力画像を得る映像
特殊効果装置であって、出力画像メモリ(9)と、上記
3次元出力画像についての書き込みフラグと表裏フラグ
をそれぞれ記憶するメモリ(121)(122)と、このメモ
リ(121)からの書き込みフラグから3次元出力画像の
重なり部分を検出するとともにメモリ(122)からの表
裏フラグに基づいて重なり面のどちらを出力画像として
表示するかの判定を行なう判定手段(29)と、この判定
手段(29)の出力に基づいて画像データを出力画像メモ
リ(9)に書き込むか否かを制御する手段(22)とを設
ける。
例えば、画像の変形が1回重なりで、表裏で重なる形
に限定される場合を考える。出力画像で面が重なる部分
は前に書き込んだ出力画像メモリアドレスが再び書き込
み位置として指定されることにより検知でき、これは書
き込みフラグにより検知される。こうして検知された重
なり部分では、表と裏でしか重なっておらず、表同志,
裏同志の重なりは、この場合生じない。そこで、その重
なり部分おける表裏フラグにより出力画像メモリに後か
らのデータを書き込むか、前のデータを残すかの判別を
することができる。例えば、第3図Bのような場合(こ
れを曲率正の場合とする)、必ず表面が表示されるよう
に判別されれば正しい変換出力画像が得られる。
に限定される場合を考える。出力画像で面が重なる部分
は前に書き込んだ出力画像メモリアドレスが再び書き込
み位置として指定されることにより検知でき、これは書
き込みフラグにより検知される。こうして検知された重
なり部分では、表と裏でしか重なっておらず、表同志,
裏同志の重なりは、この場合生じない。そこで、その重
なり部分おける表裏フラグにより出力画像メモリに後か
らのデータを書き込むか、前のデータを残すかの判別を
することができる。例えば、第3図Bのような場合(こ
れを曲率正の場合とする)、必ず表面が表示されるよう
に判別されれば正しい変換出力画像が得られる。
第2図はこの発明装置の一例を示すブロック図であ
り、第1図はその要部の構成の一実施例を示すブロック
図である。
り、第1図はその要部の構成の一実施例を示すブロック
図である。
第2図において、(1)はホストのコンピュータ、
(2)は大容量メモリ、(3)は入出力装置である。
(2)は大容量メモリ、(3)は入出力装置である。
大容量メモリ(2)には、例えば前述した平面画像を
1回の重なりで、表裏で重なるような場合に限定された
(殆んどの映像特殊効果装置ではこの条件を満足し、実
用上は充分である。)3次元画像に変換するための変換
プログラム等が予め用意されて記憶されている。そし
て、入出力装置(3)で、特定の曲面に対する変換プロ
グラムを読み出す選択を行うと、ホストのコンピュータ
(1)で大容量メモリ(2)からそれを読み出し、その
プログラムが実行され、画像変換のための必要な情報の
作成を行い、それをバッファメモリ(4)に蓄える。
1回の重なりで、表裏で重なるような場合に限定された
(殆んどの映像特殊効果装置ではこの条件を満足し、実
用上は充分である。)3次元画像に変換するための変換
プログラム等が予め用意されて記憶されている。そし
て、入出力装置(3)で、特定の曲面に対する変換プロ
グラムを読み出す選択を行うと、ホストのコンピュータ
(1)で大容量メモリ(2)からそれを読み出し、その
プログラムが実行され、画像変換のための必要な情報の
作成を行い、それをバッファメモリ(4)に蓄える。
一方、平面画像の入力映像信号が入力端子(5)を通
じA/Dコンバータ(6)に供給されてデジタル画像デー
タに変換され、このデジタル画像データが入力画像メモ
リ(7)にストアされる。この入力画像メモリ(7)の
画像データはバッファメモリ(4)からのアドレスによ
って読み出され、変換部(8)に供給され、変換部
(8)ではバッファメモリ(4)からの情報により変換
出力画像データが形成され、これがバッファメモリ
(4)からのアドレスによって出力画像メモリ(9)に
書き込まれる。この場合、前述したように画像は所定の
大きさに分割されたブロックのデータとして、処理され
るもので、例えば原画像IM1は1ブロックが8×8個の
画素で構成され、64×96ブロックに分割される。一方、
変換出力画像IM2は1ブロックが4×6個の画素で構成
され、128×128ブロックとされている。この場合、画像
変換処理は次のようにして行なわれる。
じA/Dコンバータ(6)に供給されてデジタル画像デー
タに変換され、このデジタル画像データが入力画像メモ
リ(7)にストアされる。この入力画像メモリ(7)の
画像データはバッファメモリ(4)からのアドレスによ
って読み出され、変換部(8)に供給され、変換部
(8)ではバッファメモリ(4)からの情報により変換
出力画像データが形成され、これがバッファメモリ
(4)からのアドレスによって出力画像メモリ(9)に
書き込まれる。この場合、前述したように画像は所定の
大きさに分割されたブロックのデータとして、処理され
るもので、例えば原画像IM1は1ブロックが8×8個の
画素で構成され、64×96ブロックに分割される。一方、
変換出力画像IM2は1ブロックが4×6個の画素で構成
され、128×128ブロックとされている。この場合、画像
変換処理は次のようにして行なわれる。
すなわち、第4図はその説明のための図で、同図Aに
示すように原画像の4つのブロックの代表点a,b,c,dに
囲まれる中央のブロックの代表点pの周辺の代表点によ
る変換後の図形は同図Bのようにして求められる。すな
わち、先ず、点a,b,c,dの変換後の位置が演算されて同
図Bに示す点A,B,C,Dとして求められる。同様に、点p
の変換後の位置も点Pとして求められる。
示すように原画像の4つのブロックの代表点a,b,c,dに
囲まれる中央のブロックの代表点pの周辺の代表点によ
る変換後の図形は同図Bのようにして求められる。すな
わち、先ず、点a,b,c,dの変換後の位置が演算されて同
図Bに示す点A,B,C,Dとして求められる。同様に、点p
の変換後の位置も点Pとして求められる。
これらの変換後の点A,B,C,D及びPは3次元的な座標
を有するもので、これによってどのような曲面が形づく
られるかが決定されることになる。そして、この場合、
その変換後の曲面を代表点の近傍で線形近似するもの
で、このため次のようにする。
を有するもので、これによってどのような曲面が形づく
られるかが決定されることになる。そして、この場合、
その変換後の曲面を代表点の近傍で線形近似するもの
で、このため次のようにする。
すなわち、点Pを含む近傍の面を線形近似する場合、
第4図に示すようにこの面の方向は点A,Cを結ぶ線分ベ
クトル▲▼と点DとBを結ぶ線分ベクトル▲▼
とに平行な面として定義できる。すなわち第4図Bに示
すようにベクトル▲▼に平行な単位ベクトル▲
▼とベクトル▲▼に平行な単位ベクトル▲▼と
によって、この線形近似された点Pを含む平面が定義で
きる。そして、このような方法で各代表点の近傍の面を
線形近似して全体の変換曲面を求めるようにする。した
がって▲▼,▲▼の大きさは隣接ブロック間の
差の値に等しくなるものでこれを差分値と呼び として求めるようにしている。
第4図に示すようにこの面の方向は点A,Cを結ぶ線分ベ
クトル▲▼と点DとBを結ぶ線分ベクトル▲▼
とに平行な面として定義できる。すなわち第4図Bに示
すようにベクトル▲▼に平行な単位ベクトル▲
▼とベクトル▲▼に平行な単位ベクトル▲▼と
によって、この線形近似された点Pを含む平面が定義で
きる。そして、このような方法で各代表点の近傍の面を
線形近似して全体の変換曲面を求めるようにする。した
がって▲▼,▲▼の大きさは隣接ブロック間の
差の値に等しくなるものでこれを差分値と呼び として求めるようにしている。
バッファメモリ(4)には以上のように原画像IM1の
各ブロックの代表点に変換を施し、その変換後の位置を
求める演算及び差分値等の変換に必要な情報が書き込ま
れているものである。
各ブロックの代表点に変換を施し、その変換後の位置を
求める演算及び差分値等の変換に必要な情報が書き込ま
れているものである。
そして、このバッファメモリ(4)からの情報が入力
画像メモリ(7),変換部(8),出力画像メモリ
(9)に供給されて入力画像データがそのバッファメモ
リ(4)からの情報に従って変換されて出力画像データ
にされ、メモリ(9)に書き込まれる。
画像メモリ(7),変換部(8),出力画像メモリ
(9)に供給されて入力画像データがそのバッファメモ
リ(4)からの情報に従って変換されて出力画像データ
にされ、メモリ(9)に書き込まれる。
この場合、先ずバッファメモリ(4)からの情報を用
いて変換処理すべき領域を指定する。つまり、第3図A
の原画像IM1上のある領域B1が変換画像IM2上のどのよう
な領域B2に変化するかを先ず教える。そしてその領域に
対して原画像データの領域B1から出力画像の領域B2への
変換がなされる。すなわち、これはその処理領域内の全
ての画素についての読み出しアドレスを、入力画像メモ
リ(7)と出力画像メモリ(9)について求め、入力画
像メモリ(7)においてその求められた読み出しアドレ
スに基づいて読み出しがなされ、その読み出された画素
のデータが出力画像メモリ(9)のその求められたアド
レスに書き込まれる。この求められたアドレスは変換後
の位置に他ならない。
いて変換処理すべき領域を指定する。つまり、第3図A
の原画像IM1上のある領域B1が変換画像IM2上のどのよう
な領域B2に変化するかを先ず教える。そしてその領域に
対して原画像データの領域B1から出力画像の領域B2への
変換がなされる。すなわち、これはその処理領域内の全
ての画素についての読み出しアドレスを、入力画像メモ
リ(7)と出力画像メモリ(9)について求め、入力画
像メモリ(7)においてその求められた読み出しアドレ
スに基づいて読み出しがなされ、その読み出された画素
のデータが出力画像メモリ(9)のその求められたアド
レスに書き込まれる。この求められたアドレスは変換後
の位置に他ならない。
この場合に、背景と画像部分の輪郭等のようにその輪
郭部分のぎざりが目立つことを防止するため、画像のサ
ンプリング点位置にないサンプルを補間によって内挿す
る処理も同時になされる。そしてその内挿されたデータ
も出力画像メモリ(9)に書き込まれる。
郭部分のぎざりが目立つことを防止するため、画像のサ
ンプリング点位置にないサンプルを補間によって内挿す
る処理も同時になされる。そしてその内挿されたデータ
も出力画像メモリ(9)に書き込まれる。
以上のことを概括的に説明すると、変換後の画像の1
ブロックの24個(4×6)の各画素の原画像IM1上の対
応点を変換部(5)で先ず求め、これを入力画像メモリ
(7)から読み出し、この読み出したサンプルデータを
出力画像メモリ(9)のその変換後のアドレス位置に書
き込むとともにこの読み出したデータから補間データを
作成し、その補間データを出力画像メモリ(9)に書き
込む。
ブロックの24個(4×6)の各画素の原画像IM1上の対
応点を変換部(5)で先ず求め、これを入力画像メモリ
(7)から読み出し、この読み出したサンプルデータを
出力画像メモリ(9)のその変換後のアドレス位置に書
き込むとともにこの読み出したデータから補間データを
作成し、その補間データを出力画像メモリ(9)に書き
込む。
この場合、24個の画素の1つ(代表点)に関して原画
像上の対応点(読み出しアドレス)が求められているの
で残りの画素については隣接ブロックとの差分値を用い
て画素間の差分値を求め、代表点に対してこの差分値を
順次加算することによって原画上の対応点を求めること
ができる。つまり、この処理は変換後の画像IM2の変換
データに対する逆変換を行って入力画像IM1上の各画素
の点を見つけ、それがサンプリング点と一致していない
ときはそのサンプル点のデータを入力画像データから補
間により求めることになる。
像上の対応点(読み出しアドレス)が求められているの
で残りの画素については隣接ブロックとの差分値を用い
て画素間の差分値を求め、代表点に対してこの差分値を
順次加算することによって原画上の対応点を求めること
ができる。つまり、この処理は変換後の画像IM2の変換
データに対する逆変換を行って入力画像IM1上の各画素
の点を見つけ、それがサンプリング点と一致していない
ときはそのサンプル点のデータを入力画像データから補
間により求めることになる。
この場合に、出力画像メモリ(9)の一画面分の画素
アドレスについて、変換出力画像の画素として書き込む
べきアドレスの各々に対しては例えば「1」,変換出力
画像の画素位置でないアドレスに対しては「0」となる
1ビットの書き込みフラグと、出力画像の各画素が平面
図形の表面である(例えば「1」)か裏面である(例え
ば「0」)かを示す1ビットの表裏フラグとが、バッフ
ァメモリ(4)からの出力画像メモリ(9)への書き込
みアドレスとともに、出力され、これは書き込み及び表
裏フラグメモリ(12)に供給される。このメモリ(12)
はメモリ(9)と同じアドレス数を有するが、1ビット
の書き込みフラグと1ビットの表裏フラグをストアでき
る容量のものである。
アドレスについて、変換出力画像の画素として書き込む
べきアドレスの各々に対しては例えば「1」,変換出力
画像の画素位置でないアドレスに対しては「0」となる
1ビットの書き込みフラグと、出力画像の各画素が平面
図形の表面である(例えば「1」)か裏面である(例え
ば「0」)かを示す1ビットの表裏フラグとが、バッフ
ァメモリ(4)からの出力画像メモリ(9)への書き込
みアドレスとともに、出力され、これは書き込み及び表
裏フラグメモリ(12)に供給される。このメモリ(12)
はメモリ(9)と同じアドレス数を有するが、1ビット
の書き込みフラグと1ビットの表裏フラグをストアでき
る容量のものである。
そして、この書き込みフラグと表裏フラグとにより、
出力画像メモリ(9)に書き込む又は残すデータが決め
られて、隠面の消去がなされる。
出力画像メモリ(9)に書き込む又は残すデータが決め
られて、隠面の消去がなされる。
第1図は、この隠面消去の部分を説明するこの発明の
要部の一実施例を示すもので、(21)は変換部(8)か
らの出力画像の画素データDAの入力端で、データDAは書
き込み制御用のゲート(22)を介して出力画像メモリ
(9)に供給される。(24)はバッファメモリ(4)か
ら出力画像メモリ(9)に供給される書き込みアドレス
データWRADの入力端で、この書き込みアドレスデータWR
ADによって指定された出力画像メモリ(9)のアドレス
に画素データDAが書き込まれる。このアドレスデータWR
ADはランダムなアドレスを指定することになる。
要部の一実施例を示すもので、(21)は変換部(8)か
らの出力画像の画素データDAの入力端で、データDAは書
き込み制御用のゲート(22)を介して出力画像メモリ
(9)に供給される。(24)はバッファメモリ(4)か
ら出力画像メモリ(9)に供給される書き込みアドレス
データWRADの入力端で、この書き込みアドレスデータWR
ADによって指定された出力画像メモリ(9)のアドレス
に画素データDAが書き込まれる。このアドレスデータWR
ADはランダムなアドレスを指定することになる。
また、(30)は読み出しアドレスデータ(順次アドレ
ス)の入力端で、これによって出力画像メモリ(9)よ
り順次に変換出力画像データが読み出され、出力端(2
3)を通じて第2図に示したD/Aコンバータ(10)に供給
されてアナログデータに変換され、出力端子(11)に導
出される。
ス)の入力端で、これによって出力画像メモリ(9)よ
り順次に変換出力画像データが読み出され、出力端(2
3)を通じて第2図に示したD/Aコンバータ(10)に供給
されてアナログデータに変換され、出力端子(11)に導
出される。
(121)及び(122)は書き込みフラグメモリ及び表裏
フラグメモリで、書き込みフラグメモリ(121)にはバ
ッファメモリ(4)から書き込みアドレスデータWRADと
ともに出力される書き込みフラグWFが入力端(25)を通
して供給され、また、表裏フラグメモリ(122)には同
様に書き込みアドレスデータWRADとともにバッファメモ
リ(4)から出力される表裏フラグSFが入力端(26)よ
りゲート(27)を介して供給される。また、これら書き
込みフラグメモリ(121)及び表裏フラグメモリ(122)
には書き込みアドレスデータWRADが書き込み及び読み出
しアドレスとして供給される。そして、この場合、フラ
グメモリ(121)及び(122)では、先ず、アドレスデー
タWRADで指定されたアドレスでの読み出しが行なわれ、
前のその画素アドレスでの書き込みフラグWFD及び表裏
フラグSFDが読み出されこれが判定回路(29)に供給さ
れる。この判定回路(29)には、また、入力端(25)及
び(26)からのこれから書き込む画素の書き込みフラグ
WF及び表裏フラグSFが供給される。
フラグメモリで、書き込みフラグメモリ(121)にはバ
ッファメモリ(4)から書き込みアドレスデータWRADと
ともに出力される書き込みフラグWFが入力端(25)を通
して供給され、また、表裏フラグメモリ(122)には同
様に書き込みアドレスデータWRADとともにバッファメモ
リ(4)から出力される表裏フラグSFが入力端(26)よ
りゲート(27)を介して供給される。また、これら書き
込みフラグメモリ(121)及び表裏フラグメモリ(122)
には書き込みアドレスデータWRADが書き込み及び読み出
しアドレスとして供給される。そして、この場合、フラ
グメモリ(121)及び(122)では、先ず、アドレスデー
タWRADで指定されたアドレスでの読み出しが行なわれ、
前のその画素アドレスでの書き込みフラグWFD及び表裏
フラグSFDが読み出されこれが判定回路(29)に供給さ
れる。この判定回路(29)には、また、入力端(25)及
び(26)からのこれから書き込む画素の書き込みフラグ
WF及び表裏フラグSFが供給される。
ここで、メモリ(121)から読み出された前の書き込
みフラグWFDが「1」であって、入力端(25)からのフ
ラグWFが「1」であれば、このアドレスには前に書き込
みが行なわれており、出力画像で2つの面が重なってい
ることを示す。そこで、このときは、前の表裏フラグSF
Dと入力端(26)からのフラグSFとを比較し、表である
方をメモリ(9)に残すようにする。すなわち、SFD=
「裏」で、SF=「表」であれば、判定回路(29)の出力
によりゲート(22)及び(27)をオンとして、新たなデ
ータDAをメモリ(9)のそのアドレスに書き込むととも
に、新たなフラグSFを、メモリ(122)のそのアドレス
に書き込む。
みフラグWFDが「1」であって、入力端(25)からのフ
ラグWFが「1」であれば、このアドレスには前に書き込
みが行なわれており、出力画像で2つの面が重なってい
ることを示す。そこで、このときは、前の表裏フラグSF
Dと入力端(26)からのフラグSFとを比較し、表である
方をメモリ(9)に残すようにする。すなわち、SFD=
「裏」で、SF=「表」であれば、判定回路(29)の出力
によりゲート(22)及び(27)をオンとして、新たなデ
ータDAをメモリ(9)のそのアドレスに書き込むととも
に、新たなフラグSFを、メモリ(122)のそのアドレス
に書き込む。
また、SFD=「表」で、SF=「裏」であれば、判定回
路(29)の出力によりゲート(22)及び(27)はオフと
され、新たな画素データDA及び表裏フラグのメモリ
(9)及びメモリ(122)への書き込みはなされず、前
の画素データDA及び表裏フラグがこれらのメモリ(9)
及び(122)に残る。
路(29)の出力によりゲート(22)及び(27)はオフと
され、新たな画素データDA及び表裏フラグのメモリ
(9)及びメモリ(122)への書き込みはなされず、前
の画素データDA及び表裏フラグがこれらのメモリ(9)
及び(122)に残る。
なお、書き込みフラグWFは常に新たなものをメモリ
(121)に書き込む。
(121)に書き込む。
なお、メモリ(121)及び(122)の初期状態において
は、すべてのアドレスのデータがそれぞれ「0」=「書
き込みなし」,「0」=「裏」とされているとする。
は、すべてのアドレスのデータがそれぞれ「0」=「書
き込みなし」,「0」=「裏」とされているとする。
こうして、判定回路(29)において表裏面の重なり、
及び隠れる面側の画素データの判別がなされ、出力画像
メモリ(9)には隠面消去のなされた3次元出力画像が
得られる。
及び隠れる面側の画素データの判別がなされ、出力画像
メモリ(9)には隠面消去のなされた3次元出力画像が
得られる。
以上は第3図Bのように平面図形が円筒の前面に巻か
れ(曲率正)て裏面側が必ず表面側に隠れる場合である
ので、メモリ(9)には表面側の画素データを残すよう
にしたが、第3図Bとは逆に平面図形が円筒の後面側に
巻かれる(曲率負)の場合には重なり部分では裏面側に
表面側が隠れるので、裏面側の画素データをメモリ
(9)に残すようにする。このことを実現するために、
判定回路(29)には入力端(28)を通じて曲率正負信号
が供給されて、重なり部分でどちらの面を隠すかの判別
要素とされる。
れ(曲率正)て裏面側が必ず表面側に隠れる場合である
ので、メモリ(9)には表面側の画素データを残すよう
にしたが、第3図Bとは逆に平面図形が円筒の後面側に
巻かれる(曲率負)の場合には重なり部分では裏面側に
表面側が隠れるので、裏面側の画素データをメモリ
(9)に残すようにする。このことを実現するために、
判定回路(29)には入力端(28)を通じて曲率正負信号
が供給されて、重なり部分でどちらの面を隠すかの判別
要素とされる。
なお、以上の例では表裏で重なる1回重なりの場合の
変形のみを許しているから、重なり部分で表同志あるい
は裏同志が重なる場合はあり得ない。
変形のみを許しているから、重なり部分で表同志あるい
は裏同志が重なる場合はあり得ない。
しかし、このような同じ面同志の重なりが生じた場
合、判定回路(29)にどちらの面を残すかの情報を予め
与えておくことにより容易に隠面消去が同様にしてでき
る。
合、判定回路(29)にどちらの面を残すかの情報を予め
与えておくことにより容易に隠面消去が同様にしてでき
る。
この発明によれば、2次元平面図形を3次元曲面図形
に変換する場合に、変形図形に限定を加えて、1回重な
りだけを許すような変換のみを行なうようにしたことに
より、書き込みフラグと表裏フラグのみを用いて隠面消
去を行なうことができる。このため、隠面消去のため
に、従来のような深さ方向の情報を必要とせず、上記フ
ラグはそれぞれ1ビットで良いことを考えると、メモリ
の大幅な削減を期待できる。
に変換する場合に、変形図形に限定を加えて、1回重な
りだけを許すような変換のみを行なうようにしたことに
より、書き込みフラグと表裏フラグのみを用いて隠面消
去を行なうことができる。このため、隠面消去のため
に、従来のような深さ方向の情報を必要とせず、上記フ
ラグはそれぞれ1ビットで良いことを考えると、メモリ
の大幅な削減を期待できる。
第1図はこの発明の要部の一実施例のブロック図、第2
図はこの発明装置の全体の概要の一例のブロック図、第
3図は画像変換例を示す図、第4図は画像変換処理を説
明するための図である。 (9)は出力画像メモリ、(121)は書き込みフラグメ
モリ、(122)は表裏フラグメモリ、(22)及び(27)
はゲート、(29)は判定回路、WRADは書き込みアドレス
データ、WFは書き込みフラグ、SFは表裏フラグ、DAは変
換出力画像の画素データである。
図はこの発明装置の全体の概要の一例のブロック図、第
3図は画像変換例を示す図、第4図は画像変換処理を説
明するための図である。 (9)は出力画像メモリ、(121)は書き込みフラグメ
モリ、(122)は表裏フラグメモリ、(22)及び(27)
はゲート、(29)は判定回路、WRADは書き込みアドレス
データ、WFは書き込みフラグ、SFは表裏フラグ、DAは変
換出力画像の画素データである。
Claims (1)
- 【請求項1】a)入力平面画像を任意の曲面上にマッピ
ングして1回の重なりを許した3次元出力画像を得る映
像特殊効果装置であって、 b)出力画像メモリと、 c)上記3次元出力画像についての書き込みフラグと表
裏フラグをそれぞれ記憶するメモリと、 d)このメモリからの上記書き込みフラグから3次元出
力画像の重なり部分を検出するとともに上記表裏フラグ
に基づいて上記重なり面のどちらを出力画像として表示
するかの判定を行なう判定手段と、 e)この判定手段の出力に基づいて画像データを上記出
力画像メモリに書き込むか否かを制御する手段とを有し
てなる映像特殊効果装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24696487A JP2658077B2 (ja) | 1987-09-30 | 1987-09-30 | 映像特殊効果装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24696487A JP2658077B2 (ja) | 1987-09-30 | 1987-09-30 | 映像特殊効果装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6488887A JPS6488887A (en) | 1989-04-03 |
JP2658077B2 true JP2658077B2 (ja) | 1997-09-30 |
Family
ID=17156341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24696487A Expired - Lifetime JP2658077B2 (ja) | 1987-09-30 | 1987-09-30 | 映像特殊効果装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2658077B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004246877A (ja) * | 2003-01-24 | 2004-09-02 | Sega Corp | ゲームのキャラクタに画像を投影するプログラム、そのプログラムが組み込まれたゲーム機、及びそのプログラムが格納された記録媒体 |
-
1987
- 1987-09-30 JP JP24696487A patent/JP2658077B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6488887A (en) | 1989-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4974177A (en) | Mapping circuit of a CRT display device | |
US6961057B1 (en) | Method and apparatus for managing and accessing depth data in a computer graphics system | |
US8704840B2 (en) | Memory system having multiple address allocation formats and method for use thereof | |
JPS61230477A (ja) | 画像変換装置 | |
US7492376B2 (en) | Graphics resampling system and method for use thereof | |
EP0613098A2 (en) | Image processing apparatus and method of controlling the same | |
JPH10105723A (ja) | テクスチャ・マッピングのメモリ構成 | |
JPH0355832B2 (ja) | ||
JP2658077B2 (ja) | 映像特殊効果装置 | |
US5895502A (en) | Data writing and reading method for a frame memory having a plurality of memory portions each having a plurality of banks | |
JPH0481231B2 (ja) | ||
JPS59214944A (ja) | 図形出力端末装置 | |
US6489967B1 (en) | Image formation apparatus and image formation method | |
JPH0544063B2 (ja) | ||
JP3053196B2 (ja) | イメージデータのラスタ変換装置 | |
JP4482996B2 (ja) | データ記憶装置とその方法および画像処理装置 | |
JP2761220B2 (ja) | 三次元図形表示システム | |
JPH0229834A (ja) | 画像処理装置 | |
JP3403707B2 (ja) | 描画装置 | |
JP2787497B2 (ja) | 図形描画方法及び装置 | |
JP2636834B2 (ja) | 画像処理装置 | |
JPH0822278A (ja) | 高速縮小補間方法及び高速縮小補間回路 | |
JPS6075969A (ja) | 図形情報の処理装置 | |
JPS63289686A (ja) | 画像の陰影付与装置 | |
JPH0550013B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |