JP3403707B2 - 描画装置 - Google Patents
描画装置Info
- Publication number
- JP3403707B2 JP3403707B2 JP2000297755A JP2000297755A JP3403707B2 JP 3403707 B2 JP3403707 B2 JP 3403707B2 JP 2000297755 A JP2000297755 A JP 2000297755A JP 2000297755 A JP2000297755 A JP 2000297755A JP 3403707 B2 JP3403707 B2 JP 3403707B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- address
- unit
- information
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/10—Geometric effects
- G06T15/40—Hidden part removal
- G06T15/405—Hidden part removal using Z-buffer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Geometry (AREA)
- Image Generation (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータグラ
フィックスの分野における描画処理を行う描画装置に関
するものである。
フィックスの分野における描画処理を行う描画装置に関
するものである。
【０００２】
【従来の技術】描画装置においては、特定領域の塗りつ
ぶしや特定区間の線分描画などの処理が行なわれる。
ぶしや特定区間の線分描画などの処理が行なわれる。
【０００３】このような描画装置は図１２に示すように
構成されている。塗りつぶしの場合にはその左端および
右端のｘ座標とｙ座標を、線分の場合にはその座標点の
ｘ座標とｙ座標を連続的に生成する描画座標生成部１０
と、この描画座標生成部１０に対応して描画情報を生成
する描画情報生成部２０と、この描画情報生成部２０か
らのデータを一時的に格納するバッファ部３０と、この
バッファ部３０に蓄えられた描画情報を描画装置の外部
にある記憶部７０へ格納するアドレスを生成するアドレ
ス生成部６０とから構成されている。
構成されている。塗りつぶしの場合にはその左端および
右端のｘ座標とｙ座標を、線分の場合にはその座標点の
ｘ座標とｙ座標を連続的に生成する描画座標生成部１０
と、この描画座標生成部１０に対応して描画情報を生成
する描画情報生成部２０と、この描画情報生成部２０か
らのデータを一時的に格納するバッファ部３０と、この
バッファ部３０に蓄えられた描画情報を描画装置の外部
にある記憶部７０へ格納するアドレスを生成するアドレ
ス生成部６０とから構成されている。
【０００４】この描画装置では、以下のような処理を行
うことにより記憶部７０へ３次元処理で行なわれるＺ値
を参照しながら生成した描画情報が蓄えられることが可
能になる。
うことにより記憶部７０へ３次元処理で行なわれるＺ値
を参照しながら生成した描画情報が蓄えられることが可
能になる。
【０００５】図１３に描画装置での描画処理の進行状
況、図１４に処理タイミングを示す。ステップ［S500］
ではＺ値のロードが実行される。ここではｘ座標とｙ座
標とｚ値（奥行き座標）が各々（２６，７，１）（３
２，１，１）（３８，７，１３）である頂点の三角形の
塗りつぶしを行う場合について説明する。描画座標生成
部１０は図示されていない描画命令設定部より三角形の
座標値と塗りつぶし命令を受け取る。描画座標生成部１
０では表示において三角形の最上位の頂点から最下位の
頂点までのｙ座標ごとに、三角形の辺に囲まれる塗りつ
ぶし領域の左端および右端にあたるｘ座標、ｙ座標、さ
らにこれらに対応するＺ値を生成する。左端は（２６，
７，１）（３２，１，１）の２頂点から傾きを求め計算
される。右端は（３２，１，１）（３８，７，１３）の
２頂点から傾きを求め計算される。第１スパンでは左端
と右端のｘ座標は３２、ｙ座標は２、Ｚ値は１が生成さ
れる。第２スパンでは左端のｘ座標は３１、ｙ座標は
２、Ｚ値は１が生成され右端のｘ座標は３２、ｙ座標は
２、Ｚ値は３が生成され。左端と右端の間のＺ値は左端
と右端の差分から傾きを求め計算する。アドレス生成部
６０では、この領域に対応したＺ値を外部の記憶部７０
から読み込むためのアドレスを生成し、これをバッファ
部３０に格納する。
況、図１４に処理タイミングを示す。ステップ［S500］
ではＺ値のロードが実行される。ここではｘ座標とｙ座
標とｚ値（奥行き座標）が各々（２６，７，１）（３
２，１，１）（３８，７，１３）である頂点の三角形の
塗りつぶしを行う場合について説明する。描画座標生成
部１０は図示されていない描画命令設定部より三角形の
座標値と塗りつぶし命令を受け取る。描画座標生成部１
０では表示において三角形の最上位の頂点から最下位の
頂点までのｙ座標ごとに、三角形の辺に囲まれる塗りつ
ぶし領域の左端および右端にあたるｘ座標、ｙ座標、さ
らにこれらに対応するＺ値を生成する。左端は（２６，
７，１）（３２，１，１）の２頂点から傾きを求め計算
される。右端は（３２，１，１）（３８，７，１３）の
２頂点から傾きを求め計算される。第１スパンでは左端
と右端のｘ座標は３２、ｙ座標は２、Ｚ値は１が生成さ
れる。第２スパンでは左端のｘ座標は３１、ｙ座標は
２、Ｚ値は１が生成され右端のｘ座標は３２、ｙ座標は
２、Ｚ値は３が生成され。左端と右端の間のＺ値は左端
と右端の差分から傾きを求め計算する。アドレス生成部
６０では、この領域に対応したＺ値を外部の記憶部７０
から読み込むためのアドレスを生成し、これをバッファ
部３０に格納する。
【０００６】ステップ［S501］では描画情報生成が実行
される。例えば塗りつぶしの場合、塗りつぶし色を生成
する。描画情報生成部２０では、描画座標生成部１０か
ら得られたＺ値と、バッファ部３０に格納されたＺ値を
比較して、今回生成したＺ値が視点側にあれば描画情報
の生成を行ない、これをバッファ部３０へ新たな描画情
報として格納する。
される。例えば塗りつぶしの場合、塗りつぶし色を生成
する。描画情報生成部２０では、描画座標生成部１０か
ら得られたＺ値と、バッファ部３０に格納されたＺ値を
比較して、今回生成したＺ値が視点側にあれば描画情報
の生成を行ない、これをバッファ部３０へ新たな描画情
報として格納する。
【０００７】ステップ［S502］ではＺ値のストア、フレ
ームメモリ（ＦＭ）のストアが実行される。アドレス生
成部６０では、バッファ部３０にある生成した描画情報
を記憶部３０に格納する。これで、１つのスパンについ
ての塗りつぶしが終了する。
ームメモリ（ＦＭ）のストアが実行される。アドレス生
成部６０では、バッファ部３０にある生成した描画情報
を記憶部３０に格納する。これで、１つのスパンについ
ての塗りつぶしが終了する。
【０００８】以下、同様に第２のスパン以下についても
ステップ［S500］〜［S502］を繰り返し実行して処理し
て終了のｙ座標まで繰り返す。
ステップ［S500］〜［S502］を繰り返し実行して処理し
て終了のｙ座標まで繰り返す。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の描画装置では、以下の点が問題になる。図１
４に示すように、描画動作を行うために、まず、描画装
置の外部にある記憶部７０から前後判定を行うためのＺ
値を読み込む。次に、読み込んだ後にスパンでのそれぞ
れのピクセルに対して、描画情報生成部２０で前後判定
を行ない描画情報を生成しバッファ部３０に格納する。
最後に、生成した描画情報をバッファ部３０から記憶部
７０へ書き込む。
うな従来の描画装置では、以下の点が問題になる。図１
４に示すように、描画動作を行うために、まず、描画装
置の外部にある記憶部７０から前後判定を行うためのＺ
値を読み込む。次に、読み込んだ後にスパンでのそれぞ
れのピクセルに対して、描画情報生成部２０で前後判定
を行ない描画情報を生成しバッファ部３０に格納する。
最後に、生成した描画情報をバッファ部３０から記憶部
７０へ書き込む。
【００１０】このような処理を行なった場合に、描画装
置の外部にある記憶部７０へのパスの利用効率を考えた
場合、描画情報生成を行う際には、図１４に示すよう
に、記憶部７０へのアクセスは行なわれておらず、一般
的には、半導体の進歩を考えると描画装置から外部の記
憶部７０へのパスが細いため、描画装置の処理性能の低
下が問題となる。
置の外部にある記憶部７０へのパスの利用効率を考えた
場合、描画情報生成を行う際には、図１４に示すよう
に、記憶部７０へのアクセスは行なわれておらず、一般
的には、半導体の進歩を考えると描画装置から外部の記
憶部７０へのパスが細いため、描画装置の処理性能の低
下が問題となる。
【００１１】本発明は、上記従来の問題点を解決するも
ので、描画装置から外部の記憶部７０へのパスが細い場
合であっても、描画処理性能を従来よりも改善できる描
画装置を提供することを目的とする。
ので、描画装置から外部の記憶部７０へのパスが細い場
合であっても、描画処理性能を従来よりも改善できる描
画装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の描画装置は、バ
ッファ部において、複数組として例えば２組のバッファ
を設け、アドレス生成部にこの２組のバッファ対応する
アドレス情報格納部を設け、前記座標生成部および描画
情報生成部で一方のバッファに対して読み込みおよび書
き込みを行なっている場合には、もう一方のバッファに
対しては、以前にこのバッファへ既に書き込みを行なっ
ていたデータを記憶部へ出力し、さらに、次の処理のた
めのデータの読み込みを記憶部から行うように構成した
ことを特徴とする。
ッファ部において、複数組として例えば２組のバッファ
を設け、アドレス生成部にこの２組のバッファ対応する
アドレス情報格納部を設け、前記座標生成部および描画
情報生成部で一方のバッファに対して読み込みおよび書
き込みを行なっている場合には、もう一方のバッファに
対しては、以前にこのバッファへ既に書き込みを行なっ
ていたデータを記憶部へ出力し、さらに、次の処理のた
めのデータの読み込みを記憶部から行うように構成した
ことを特徴とする。
【００１３】この構成によって、描画装置内の描画座標
生成部と描画情報生成部において、描画情報を生成して
いる期間において、以前において、既に生成している描
画情報の書き込みと、その後に描画情報を生成するため
に必要であるデータの事前読み込みとを並行して行うの
で、外部の記憶部へのパスが細い場合であっても、描画
処理性能を従来よりも改善できる。
生成部と描画情報生成部において、描画情報を生成して
いる期間において、以前において、既に生成している描
画情報の書き込みと、その後に描画情報を生成するため
に必要であるデータの事前読み込みとを並行して行うの
で、外部の記憶部へのパスが細い場合であっても、描画
処理性能を従来よりも改善できる。
【００１４】
【００１５】
【００１６】
【００１７】
【発明の実施の形態】本発明の請求項１に記載の描画装
置は、描画処理を行う際にその描画座標を生成する描画
座標生成部と、その描画座標生成部から生成された領域
に対して描画情報を生成する描画情報生成部と、描画情
報生成部で生成された描画情報を格納する２組のバッフ
ァ部と、バッファ部に蓄えられた描画情報を外部記憶部
へ格納するアドレスを生成するアドレス生成部とを設
け、前記アドレス生成部としてバッファ部の前記２組の
バッファに対応するアドレス情報格納部と、前記アドレ
ス生成部において、前記２組のそれぞれのバッファの容
量と塗りつぶし量とを比較し、塗りつぶし量がバッファ
の容量を超過した場合に、記憶部に対する塗りつぶし動
作を分割するアドレス分割部と、前記アドレス分割部で
分割動作を行う際に、以前の結果を参照してデータ干渉
が生じるかを判断するように構成するとともに、データ
干渉が生じると判定した際に２組の前記バッファ間でデ
ータ交換が可能なデータ交換線とを更に設け、前記描画
座標生成部および描画情報生成部で一方のバッファに対
して読み込みおよび書き込みを行なっている場合には、
他方のバッファに対して、このバッファへ既に書き込み
を行なっていたデータを外部記憶部へ出力し、次の処理
のためのデータの読み込みを外部記憶部から行う並行処
理を実行するように構成したことを特徴とする。
置は、描画処理を行う際にその描画座標を生成する描画
座標生成部と、その描画座標生成部から生成された領域
に対して描画情報を生成する描画情報生成部と、描画情
報生成部で生成された描画情報を格納する２組のバッフ
ァ部と、バッファ部に蓄えられた描画情報を外部記憶部
へ格納するアドレスを生成するアドレス生成部とを設
け、前記アドレス生成部としてバッファ部の前記２組の
バッファに対応するアドレス情報格納部と、前記アドレ
ス生成部において、前記２組のそれぞれのバッファの容
量と塗りつぶし量とを比較し、塗りつぶし量がバッファ
の容量を超過した場合に、記憶部に対する塗りつぶし動
作を分割するアドレス分割部と、前記アドレス分割部で
分割動作を行う際に、以前の結果を参照してデータ干渉
が生じるかを判断するように構成するとともに、データ
干渉が生じると判定した際に２組の前記バッファ間でデ
ータ交換が可能なデータ交換線とを更に設け、前記描画
座標生成部および描画情報生成部で一方のバッファに対
して読み込みおよび書き込みを行なっている場合には、
他方のバッファに対して、このバッファへ既に書き込み
を行なっていたデータを外部記憶部へ出力し、次の処理
のためのデータの読み込みを外部記憶部から行う並行処
理を実行するように構成したことを特徴とする。
【００１８】本発明の請求項２記載の描画装置は、請求
項１において、前記アドレス分割部では、線分描画の場
合において、同一アクセス内のデータであるかどうかを
判断してデータ干渉が生じると判定するように構成した
ことを特徴とする。
項１において、前記アドレス分割部では、線分描画の場
合において、同一アクセス内のデータであるかどうかを
判断してデータ干渉が生じると判定するように構成した
ことを特徴とする。
【００１９】本発明の請求項３記載の描画装置では、請
求項１において、前記アドレス分割部では、塗りつぶし
描画の場合において、前回の書換えを行なったデータに
対して、同一アクセス内のデータであるかどうかを判断
してデータ干渉が生じると判定するように構成したこと
を特徴とする。
求項１において、前記アドレス分割部では、塗りつぶし
描画の場合において、前回の書換えを行なったデータに
対して、同一アクセス内のデータであるかどうかを判断
してデータ干渉が生じると判定するように構成したこと
を特徴とする。
【００２０】以下、本発明の各実施の形態を図１〜図１
１に基づいて説明する。 （実施の形態１）図１〜図３は本発明の（実施の形態
１）を示す。
１に基づいて説明する。 （実施の形態１）図１〜図３は本発明の（実施の形態
１）を示す。
【００２１】図１は本発明の描画装置を示す。描画装置
８０において、１０は描画座標生成部で、描画する領域
を示す描画座標を生成する。２０は描画情報生成部で、
描画座標生成部１０から生成された領域に対して描画情
報を生成する。３０はバッファ部で、描画情報生成部２
０で生成された描画情報を格納する。ここでバッファ部
３０にはスパン方向描画情報を一度にすべて一時的に格
納する第１，第２のバッファ４０，５０が設けられてい
る。６０はアドレス生成部で、描画座標生成部１０から
の座標を受け取り描画領域を格納する記憶部７０（例え
ば、ＲＡＭ）に対して描画領域を指定するアドレスを生
成する。８０Ａは制御部で、目的の描画処理を実行する
ように上記の各部を制御する。
８０において、１０は描画座標生成部で、描画する領域
を示す描画座標を生成する。２０は描画情報生成部で、
描画座標生成部１０から生成された領域に対して描画情
報を生成する。３０はバッファ部で、描画情報生成部２
０で生成された描画情報を格納する。ここでバッファ部
３０にはスパン方向描画情報を一度にすべて一時的に格
納する第１，第２のバッファ４０，５０が設けられてい
る。６０はアドレス生成部で、描画座標生成部１０から
の座標を受け取り描画領域を格納する記憶部７０（例え
ば、ＲＡＭ）に対して描画領域を指定するアドレスを生
成する。８０Ａは制御部で、目的の描画処理を実行する
ように上記の各部を制御する。
【００２２】なお、アドレス生成部６０には、バッファ
部３０の第１のバッファ４０に対応するアドレス情報格
納部６１Ａと、バッファ部３０の第２のバッファ５０に
対応するアドレス情報格納部６１Ｂが設けられている。
部３０の第１のバッファ４０に対応するアドレス情報格
納部６１Ａと、バッファ部３０の第２のバッファ５０に
対応するアドレス情報格納部６１Ｂが設けられている。
【００２３】図２（ａ）（ｂ）は描画動作の例を示し、
図２（ａ）は記憶部７０の記憶内容を示すメモリマッ
プ、図２（ｂ）は描画画面の説明図で、一つの丸印が１
ピクセルである。また、図２（ｂ）の縦線８１はワード
境界線を表している。
図２（ａ）は記憶部７０の記憶内容を示すメモリマッ
プ、図２（ｂ）は描画画面の説明図で、一つの丸印が１
ピクセルである。また、図２（ｂ）の縦線８１はワード
境界線を表している。
【００２４】図３は図１に示す制御部８０Ａの動作タイ
ミングを示している。ここで、記憶部７０とバッファ部
３０は、３２ビット幅のバスでつながっており、フレー
ムメモリへ格納される色情報が、８bit／ピクセルの三
角形の形状のＺ値（８bit／ピクセル）参照時の塗りつ
ぶし動作を例に挙げて説明する。
ミングを示している。ここで、記憶部７０とバッファ部
３０は、３２ビット幅のバスでつながっており、フレー
ムメモリへ格納される色情報が、８bit／ピクセルの三
角形の形状のＺ値（８bit／ピクセル）参照時の塗りつ
ぶし動作を例に挙げて説明する。
【００２５】ステップ［S100］では第１スパンのＺ値ロ
ードが実行される。描画座標生成部１０は、第１スパン
の塗りつぶしの左端および右端にあたるｘ座標、ｙ座
標、さらに、これらに対応するＺ値（奥行き座標）を生
成する。
ードが実行される。描画座標生成部１０は、第１スパン
の塗りつぶしの左端および右端にあたるｘ座標、ｙ座
標、さらに、これらに対応するＺ値（奥行き座標）を生
成する。
【００２６】例えば、図２に示すように、ここでのｘ座
標の左端は３２、ｘ座標の右端は３２、ｙ座標は１であ
る。さらに、アドレス生成部６０では、この領域に対応
したＺ値を外部の記憶部７０から読み込むためのアドレ
スを生成し、読み込まれたＺ値をバッファ部３０の第１
のバッファ４０に格納する。また、この時のアドレス情
報はアドレス生成部６０内に描画情報の書き込み時のた
めにアドレス情報格納部６１Ａに保持される。
標の左端は３２、ｘ座標の右端は３２、ｙ座標は１であ
る。さらに、アドレス生成部６０では、この領域に対応
したＺ値を外部の記憶部７０から読み込むためのアドレ
スを生成し、読み込まれたＺ値をバッファ部３０の第１
のバッファ４０に格納する。また、この時のアドレス情
報はアドレス生成部６０内に描画情報の書き込み時のた
めにアドレス情報格納部６１Ａに保持される。
【００２７】ステップ［S101］では第１スパンの描画情
報が生成する。描画情報生成部２０0では、描画座標生
成部１０から得られたＺ値と、バッファ部３０の第１の
バッファ４０に格納されたＺ値とを比較して、今回生成
したＺ値が視点側にあればＺ値およびフレームメモリ
（ＦＭ）への色情報などの描画情報の生成を行ない、こ
れを、バッファ部３０の第１のバッファ４０へ新たな描
画情報として格納する。
報が生成する。描画情報生成部２０0では、描画座標生
成部１０から得られたＺ値と、バッファ部３０の第１の
バッファ４０に格納されたＺ値とを比較して、今回生成
したＺ値が視点側にあればＺ値およびフレームメモリ
（ＦＭ）への色情報などの描画情報の生成を行ない、こ
れを、バッファ部３０の第１のバッファ４０へ新たな描
画情報として格納する。
【００２８】例えば、図２に示すように第１のバッファ
４０には、３２ビット内の１ピクセルだけ描画するよう
に、８ビットの色情報とその８ビットに対するバイトイ
ネーブル情報、３２ビット内のＺ値の１ピクセルに相当
する８ビットとこれに対するバイトイネーブル情報が格
納されている。
４０には、３２ビット内の１ピクセルだけ描画するよう
に、８ビットの色情報とその８ビットに対するバイトイ
ネーブル情報、３２ビット内のＺ値の１ピクセルに相当
する８ビットとこれに対するバイトイネーブル情報が格
納されている。
【００２９】ステップ［S102］では第２スパンのＺ値ロ
ードが実行される。描画座標生成部１０は、第２スパン
の塗りつぶしの左端および右端にあたるｘ座標、ｙ座
標、さらに、これらに対応するＺ値（奥行き座標）を生
成する。
ードが実行される。描画座標生成部１０は、第２スパン
の塗りつぶしの左端および右端にあたるｘ座標、ｙ座
標、さらに、これらに対応するＺ値（奥行き座標）を生
成する。
【００３０】例えば、図２に示すように、ここでのｘ座
標の左端は３３、ｘ座標の右端は３３、ｙ座標は２であ
る。さらに、アドレス生成部６０では、この領域に対応
したＺ値を外部の記憶部７０から読み込むためのアドレ
スを生成し、読み込まれたＺ値をバッファ部３０内の第
２のバッファ５０に格納する。また、この時のアドレス
情報は、アドレス生成部６０内に描画情報の書き込み時
のためにアドレス情報格納部６１Ｂ保持される。
標の左端は３３、ｘ座標の右端は３３、ｙ座標は２であ
る。さらに、アドレス生成部６０では、この領域に対応
したＺ値を外部の記憶部７０から読み込むためのアドレ
スを生成し、読み込まれたＺ値をバッファ部３０内の第
２のバッファ５０に格納する。また、この時のアドレス
情報は、アドレス生成部６０内に描画情報の書き込み時
のためにアドレス情報格納部６１Ｂ保持される。
【００３１】この期間、第１のバッファ４０の描画情報
は保持されたままの状態で、第２スパンのＺ値ロードの
終了待ちの状態である。ステップ［S103］では、第１ス
パンのＺ値ストア、フレームメモリ（ＦＭ）ストアと第
２スパンの描画情報生成を実行する。
は保持されたままの状態で、第２スパンのＺ値ロードの
終了待ちの状態である。ステップ［S103］では、第１ス
パンのＺ値ストア、フレームメモリ（ＦＭ）ストアと第
２スパンの描画情報生成を実行する。
【００３２】描画情報生成部２０では、描画座標生成部
１０から得られたＺ値と、バッファ部３０の第２のバッ
ファ５０に格納されたＺ値を比較して、今回生成したＺ
値が視点側にあれば、Ｚ値およびフレームメモリ（Ｆ
Ｍ）への色情報などの描画情報の生成を行ない、これ
を、バッファ部３０の第２のバッファ５０へ新たな描画
情報として格納する。
１０から得られたＺ値と、バッファ部３０の第２のバッ
ファ５０に格納されたＺ値を比較して、今回生成したＺ
値が視点側にあれば、Ｚ値およびフレームメモリ（Ｆ
Ｍ）への色情報などの描画情報の生成を行ない、これ
を、バッファ部３０の第２のバッファ５０へ新たな描画
情報として格納する。
【００３３】例えば、図２に示すように、第２のバッフ
ァ５０には、３２ビット内の１ピクセルと３２ビット内
の２ピクセル分だけ描画するように、３ピクセル分の色
情報とそれ対応するバイトイネーブル情報、これと同様
のＺ値の３ピクセルに相当するバイトイネーブル情報が
格納されている。
ァ５０には、３２ビット内の１ピクセルと３２ビット内
の２ピクセル分だけ描画するように、３ピクセル分の色
情報とそれ対応するバイトイネーブル情報、これと同様
のＺ値の３ピクセルに相当するバイトイネーブル情報が
格納されている。
【００３４】また、アドレス生成部６０は、以前に保持
している第１のバッファ４０に格納されている描画情報
に対するアドレス情報に基づいて、外部の記憶部７０へ
第１のバッファ４０内の描画情報を書き込むためのアド
レスを生成し、第１のバッファ４０から描画情報を書き
込む。これで、第１スパンについての塗りつぶしが終了
する。
している第１のバッファ４０に格納されている描画情報
に対するアドレス情報に基づいて、外部の記憶部７０へ
第１のバッファ４０内の描画情報を書き込むためのアド
レスを生成し、第１のバッファ４０から描画情報を書き
込む。これで、第１スパンについての塗りつぶしが終了
する。
【００３５】つまり、ここで第１スパンのＺ値ストア、
フレームメモリ（ＦＭ）のストアと第２スパンの描画情
報生成が並行して行なわれるため、記憶部へのアクセス
効率をアップすることが可能になる。
フレームメモリ（ＦＭ）のストアと第２スパンの描画情
報生成が並行して行なわれるため、記憶部へのアクセス
効率をアップすることが可能になる。
【００３６】ステップ［S104］では第３スパンのＺ値ロ
ードが実行される。描画座標生成部１０は、第３スパン
の塗りつぶしの左端および右端にあたるｘ座標、ｙ座
標、さらに、これらに対応するＺ値（奥行き座標）を生
成する。
ードが実行される。描画座標生成部１０は、第３スパン
の塗りつぶしの左端および右端にあたるｘ座標、ｙ座
標、さらに、これらに対応するＺ値（奥行き座標）を生
成する。
【００３７】例えば、図２に示すように、ここでのｘ座
標の左端は３０、ｘ座標の右端は３４、ｙ座標は３であ
る。さらに、アドレス生成部６０では、この領域に対応
したＺ値を外部の記憶部７０から読み込むためのアドレ
スを生成し、読み込まれたＺ値をバッファ部３０内の第
１のバッファ４０に格納する。また、この時のアドレス
情報は、アドレス生成部６０内のアドレス情報格納部６
１Ａに描画情報の書き込み時のために保持される。
標の左端は３０、ｘ座標の右端は３４、ｙ座標は３であ
る。さらに、アドレス生成部６０では、この領域に対応
したＺ値を外部の記憶部７０から読み込むためのアドレ
スを生成し、読み込まれたＺ値をバッファ部３０内の第
１のバッファ４０に格納する。また、この時のアドレス
情報は、アドレス生成部６０内のアドレス情報格納部６
１Ａに描画情報の書き込み時のために保持される。
【００３８】この期間、第２のバッファ５０の描画情報
は保持されたままの状態で、第３スパンのＺ値ロードの
終了待ちの状態である。ステップ[S105]では、第２スパ
ンのＺ値ストア、フレームメモリ（ＦＭ）のストアと第
３スパンの描画情報生成が実行される。
は保持されたままの状態で、第３スパンのＺ値ロードの
終了待ちの状態である。ステップ[S105]では、第２スパ
ンのＺ値ストア、フレームメモリ（ＦＭ）のストアと第
３スパンの描画情報生成が実行される。
【００３９】描画情報生成部２０では、描画座標生成部
１０から得られたＺ値と、バッファ部３０の第１のバッ
ファ４０に格納されたＺ値を比較して、今回生成したＺ
値が視点側にあれば、Ｚ値およびフレームメモリ（Ｆ
Ｍ）への色情報などの描画情報の生成を行ない、これ
を、バッファ部３０の第１のバッファ４０へ新たな描画
情報として格納する。
１０から得られたＺ値と、バッファ部３０の第１のバッ
ファ４０に格納されたＺ値を比較して、今回生成したＺ
値が視点側にあれば、Ｚ値およびフレームメモリ（Ｆ
Ｍ）への色情報などの描画情報の生成を行ない、これ
を、バッファ部３０の第１のバッファ４０へ新たな描画
情報として格納する。
【００４０】また、アドレス生成部６０は、以前に保持
している第２のバッファ５０に格納されている描画情報
に対するアドレス情報に基づいて外部の記憶部７０へ第
２のバッファ５０内の描画情報を書き込むためのアドレ
スを生成し、第２のバッファ５０から描画情報を書き込
む。これで、第２スパンについての塗りつぶしが終了す
る。
している第２のバッファ５０に格納されている描画情報
に対するアドレス情報に基づいて外部の記憶部７０へ第
２のバッファ５０内の描画情報を書き込むためのアドレ
スを生成し、第２のバッファ５０から描画情報を書き込
む。これで、第２スパンについての塗りつぶしが終了す
る。
【００４１】ステップ［S106］では第４スパンのＺ値ロ
ードを実行する。描画座標生成部１０は、第４スパンの
塗りつぶしの左端および右端にあたるｘ座標、ｙ座標、
さらに、これらに対応するＺ値（奥行き座標）を生成す
る。
ードを実行する。描画座標生成部１０は、第４スパンの
塗りつぶしの左端および右端にあたるｘ座標、ｙ座標、
さらに、これらに対応するＺ値（奥行き座標）を生成す
る。
【００４２】例えば、図２に示すように、ここでのｘ座
標の左端は２９、ｘ座標の右端は３５、ｙ座標は４であ
る。さらに、アドレス生成部６０では、この領域に対応
したＺ値を外部の記憶部７０から、読み込むためのアド
レスを生成し、読み込まれたＺ値をバッファ部３０内の
第２のバッファ５０に格納する。また、この時のアドレ
ス情報は、アドレス生成部６０内のアドレス情報格納部
６１Ｂに描画情報の書き込み時のために、保持される。
標の左端は２９、ｘ座標の右端は３５、ｙ座標は４であ
る。さらに、アドレス生成部６０では、この領域に対応
したＺ値を外部の記憶部７０から、読み込むためのアド
レスを生成し、読み込まれたＺ値をバッファ部３０内の
第２のバッファ５０に格納する。また、この時のアドレ
ス情報は、アドレス生成部６０内のアドレス情報格納部
６１Ｂに描画情報の書き込み時のために、保持される。
【００４３】この期間、第１のバッファ４０の描画情報
は、保持されたままの状態で、第４スパンのＺ値ロード
の終了待ちの状態である。以下、同様に第５のスパン以
下についてもステップ［S103］〜［S106］を繰り返し実
行して処理して終了のｙ座標まで繰り返す。
は、保持されたままの状態で、第４スパンのＺ値ロード
の終了待ちの状態である。以下、同様に第５のスパン以
下についてもステップ［S103］〜［S106］を繰り返し実
行して処理して終了のｙ座標まで繰り返す。
【００４４】よって、図３に示したように、ステップ
［S103］〜［S105］において、描画座標生成部１０と描
画情報生成部２０と事前に取り込んだバッファ部３０の
いずれかのバッファを対して、次に外部の記憶部７０に
対して書き込む描画情報を生成している間に、前回生成
した描画情報をアドレス生成部６０でアドレス生成し、
他方のバッファからデータを外部の記憶部７０に書き込
むことで、描画装置の描画情報生成と、描画装置からの
既に作成したデータの書き込みや、次回に必要な描画情
報を読み込み動作を並列に行うことにより、記憶部７０
とバッファ部３０を接続するバス８２の利用効率が向上
し、描画処理速度の向上を実現できる。
［S103］〜［S105］において、描画座標生成部１０と描
画情報生成部２０と事前に取り込んだバッファ部３０の
いずれかのバッファを対して、次に外部の記憶部７０に
対して書き込む描画情報を生成している間に、前回生成
した描画情報をアドレス生成部６０でアドレス生成し、
他方のバッファからデータを外部の記憶部７０に書き込
むことで、描画装置の描画情報生成と、描画装置からの
既に作成したデータの書き込みや、次回に必要な描画情
報を読み込み動作を並列に行うことにより、記憶部７０
とバッファ部３０を接続するバス８２の利用効率が向上
し、描画処理速度の向上を実現できる。
【００４５】（実施の形態２）図４〜図６は本発明の
（実施の形態２）を示す。図４は本発明の（実施の形態
２）の描画装置を示し、（実施の形態１）を示す図１と
同一の構成には同一の符号を付けて説明する。
（実施の形態２）を示す。図４は本発明の（実施の形態
２）の描画装置を示し、（実施の形態１）を示す図１と
同一の構成には同一の符号を付けて説明する。
【００４６】（実施の形態２）の描画装置８０において
は、アドレス生成部６０と記憶部７０との間に、アドレ
ス分割部９０が介装されている。アドレス分割部９０
は、バッファ部３０で一度に保持できない量である場合
に、一度にロードおよびストアする量を分割するもの
で、さらに詳しくは、バッファ部３０において、一時的
に描画情報を格納する場合、一定容量を持ったバッファ
から構成されるため、アドレス分割部９０において、描
画装置８０の外部にある記憶部７０に対してのロードお
よびストアするデータ量を一定量に制限し、１つのスパ
ンの描画において、これを複数回に分割して行うよう構
成されており、この点だけが（実施の形態１）とは異な
っている。
は、アドレス生成部６０と記憶部７０との間に、アドレ
ス分割部９０が介装されている。アドレス分割部９０
は、バッファ部３０で一度に保持できない量である場合
に、一度にロードおよびストアする量を分割するもの
で、さらに詳しくは、バッファ部３０において、一時的
に描画情報を格納する場合、一定容量を持ったバッファ
から構成されるため、アドレス分割部９０において、描
画装置８０の外部にある記憶部７０に対してのロードお
よびストアするデータ量を一定量に制限し、１つのスパ
ンの描画において、これを複数回に分割して行うよう構
成されており、この点だけが（実施の形態１）とは異な
っている。
【００４７】図５（ａ）（ｂ）は描画動作の例を示し、
図５（ａ）は記憶部７０の記憶内容を示すメモリマッ
プ、図５（ｂ）は描画画面の説明図で、一つの丸印が１
ピクセルである。また、図５（ｂ）の縦線８１はワード
境界線を表している。
図５（ａ）は記憶部７０の記憶内容を示すメモリマッ
プ、図５（ｂ）は描画画面の説明図で、一つの丸印が１
ピクセルである。また、図５（ｂ）の縦線８１はワード
境界線を表している。
【００４８】図６は図４に示す制御部８０Ａの動作タイ
ミングを示している。ここで記憶部７０とバッファ部３
０は、３２ビット幅のバスでつながっており、フレーム
メモリへ格納される色情報が、８bit／ピクセルの三角
形の形状のＺ値(８bit／ピクセル)参照時の塗りつぶし
動作を説明する。また、（実施の形態２）におけるバッ
ファ部の容量は、それぞれ４ピクセル分とする。
ミングを示している。ここで記憶部７０とバッファ部３
０は、３２ビット幅のバスでつながっており、フレーム
メモリへ格納される色情報が、８bit／ピクセルの三角
形の形状のＺ値(８bit／ピクセル)参照時の塗りつぶし
動作を説明する。また、（実施の形態２）におけるバッ
ファ部の容量は、それぞれ４ピクセル分とする。
【００４９】ステップ［S200］では第１スパンのＺ値ロ
ードを実行する。描画座標生成部１０は、第１スパンの
塗りつぶしの左端および右端にあたるｘ座標、ｙ座標、
さらに、これらに対応するＺ値（奥行き座標）を生成す
る。
ードを実行する。描画座標生成部１０は、第１スパンの
塗りつぶしの左端および右端にあたるｘ座標、ｙ座標、
さらに、これらに対応するＺ値（奥行き座標）を生成す
る。
【００５０】例えば、図５に示すように、ここでのｘ座
標の左端は３２、ｘ座標の右端は３２、ｙ座標は１であ
る。アドレス生成部６０では、この領域に対応したＺ値
を外部の記憶部７０から読み込むためのアドレスを生成
し、さらに、この時のピクセル数は、１ピクセルである
ので、アドレス分割部９０はアドレス分割をせず、この
アドレスで記憶部７０へデータを要求し、記憶部７０は
これに対応するＺ値を転送し、この読み込まれたＺ値を
バッファ部３０内の第１のバッファ４０に格納する。
標の左端は３２、ｘ座標の右端は３２、ｙ座標は１であ
る。アドレス生成部６０では、この領域に対応したＺ値
を外部の記憶部７０から読み込むためのアドレスを生成
し、さらに、この時のピクセル数は、１ピクセルである
ので、アドレス分割部９０はアドレス分割をせず、この
アドレスで記憶部７０へデータを要求し、記憶部７０は
これに対応するＺ値を転送し、この読み込まれたＺ値を
バッファ部３０内の第１のバッファ４０に格納する。
【００５１】また、この時のアドレス情報は、アドレス
生成部６０内に描画情報の書き込み時のために保持され
る。ステップ［S201］では第１スパンの描画情報生成が
実行される。描画情報生成部２０では、描画座標生成部
１０から得られたＺ値と、バッファ部３０の第１のバッ
ファ４０に格納されたＺ値を比較して、今回生成したＺ
値が視点側にあれば、Ｚ値およびフレームメモリ（Ｆ
Ｍ）への色情報などの描画情報の生成を行ない、これ
を、バッファ部３０の第１のバッファ４０へ新たな描画
情報として格納する。
生成部６０内に描画情報の書き込み時のために保持され
る。ステップ［S201］では第１スパンの描画情報生成が
実行される。描画情報生成部２０では、描画座標生成部
１０から得られたＺ値と、バッファ部３０の第１のバッ
ファ４０に格納されたＺ値を比較して、今回生成したＺ
値が視点側にあれば、Ｚ値およびフレームメモリ（Ｆ
Ｍ）への色情報などの描画情報の生成を行ない、これ
を、バッファ部３０の第１のバッファ４０へ新たな描画
情報として格納する。
【００５２】例えば、図２に示すように、第１のバッフ
ァ４０には、３２ビット内の１ピクセル分だけ描画する
ように、８ビットの色情報とその８ビットに対するバイ
トイネーブル情報、３２ビット内のＺ値の１ピクセルに
相当する８ビットとこれに対するバイトイネーブル情報
が格納されている。
ァ４０には、３２ビット内の１ピクセル分だけ描画する
ように、８ビットの色情報とその８ビットに対するバイ
トイネーブル情報、３２ビット内のＺ値の１ピクセルに
相当する８ビットとこれに対するバイトイネーブル情報
が格納されている。
【００５３】ステップ［S202］では第２スパンのＺ値ロ
ードが実行される。描画座標生成部１０は、第２スパン
の塗りつぶしの左端および右端にあたるｘ座標、ｙ座
標、さらに、これらに対応するＺ値（奥行き座標）を生
成する。
ードが実行される。描画座標生成部１０は、第２スパン
の塗りつぶしの左端および右端にあたるｘ座標、ｙ座
標、さらに、これらに対応するＺ値（奥行き座標）を生
成する。
【００５４】例えば、図５に示すように、ここでのｘ座
標の左端は３１、ｘ座標の右端は３３、ｙ座標は２であ
る。アドレス生成部６０では、この領域に対応したＺ値
を外部の記憶部７０から読み込むためのアドレスを生成
し、この時のピクセル数は、３ピクセルであるので、ア
ドレス分割部９０はアドレス分割をせず、このアドレス
で記憶部７０へデータを要求し、記憶部７０はこれに対
応するＺ値を転送し、この読み込まれたＺ値をバッファ
部３０内の第２のバッファ５０に格納する。また、この
時のアドレス情報は、アドレス生成部６０内に描画情報
の書き込み時のために保持される。
標の左端は３１、ｘ座標の右端は３３、ｙ座標は２であ
る。アドレス生成部６０では、この領域に対応したＺ値
を外部の記憶部７０から読み込むためのアドレスを生成
し、この時のピクセル数は、３ピクセルであるので、ア
ドレス分割部９０はアドレス分割をせず、このアドレス
で記憶部７０へデータを要求し、記憶部７０はこれに対
応するＺ値を転送し、この読み込まれたＺ値をバッファ
部３０内の第２のバッファ５０に格納する。また、この
時のアドレス情報は、アドレス生成部６０内に描画情報
の書き込み時のために保持される。
【００５５】この期間、第１のバッファ４０の描画情報
は、保持されたままの状態で、第２スパンのＺ値ロード
の終了待ちの状態である。ステップ［S203］では第１ス
パンのＺ値ストア、フレームメモリ（ＦＭ）のストアと
第２スパンの描画情報生成が実行される。描画情報生成
部２０では、描画座標生成部１０から得られたＺ値と、
バッファ部３０の第２のバッファ５０に格納されたＺ値
を比較して、今回生成したＺ値が視点側にあれば、Ｚ値
およびフレームメモリ（ＦＭ）への色情報などの描画情
報の生成を行ない、これを、バッファ部３０の第２のバ
ッファ５０へ新たな描画情報として格納する。
は、保持されたままの状態で、第２スパンのＺ値ロード
の終了待ちの状態である。ステップ［S203］では第１ス
パンのＺ値ストア、フレームメモリ（ＦＭ）のストアと
第２スパンの描画情報生成が実行される。描画情報生成
部２０では、描画座標生成部１０から得られたＺ値と、
バッファ部３０の第２のバッファ５０に格納されたＺ値
を比較して、今回生成したＺ値が視点側にあれば、Ｚ値
およびフレームメモリ（ＦＭ）への色情報などの描画情
報の生成を行ない、これを、バッファ部３０の第２のバ
ッファ５０へ新たな描画情報として格納する。
【００５６】例えば、図５に示すように、第２のバッフ
ァ５０には、３２ビット内の１ピクセルと３２ビット内
の１ピクセルの２ピクセル分だけ描画するように、３ピ
クセル分の色情報とそれ対応するバイトイネーブル情
報、これと同様のＺ値の３ピクセルに相当するバイトイ
ネーブル情報が格納されている。また、アドレス生成部
６０は、以前に保持している第１のバッファ４０に格納
されている描画情報に対するアドレス情報に基づいて、
外部の記憶部７０へ第１のバッファ４０内の描画情報を
書き込むためのアドレスを生成し、第１のバッファ４０
から描画情報を書き込む。これで、第１スパンについて
の塗りつぶしが終了する。
ァ５０には、３２ビット内の１ピクセルと３２ビット内
の１ピクセルの２ピクセル分だけ描画するように、３ピ
クセル分の色情報とそれ対応するバイトイネーブル情
報、これと同様のＺ値の３ピクセルに相当するバイトイ
ネーブル情報が格納されている。また、アドレス生成部
６０は、以前に保持している第１のバッファ４０に格納
されている描画情報に対するアドレス情報に基づいて、
外部の記憶部７０へ第１のバッファ４０内の描画情報を
書き込むためのアドレスを生成し、第１のバッファ４０
から描画情報を書き込む。これで、第１スパンについて
の塗りつぶしが終了する。
【００５７】ステップ［S204］では第3-1スパンのＺ値
ロードが実行される。描画座標生成部１０は、第３スパ
ンの塗りつぶしの左端および右端にあたるｘ座標、ｙ座
標、さらに、これらに対応するＺ値（奥行き座標）を生
成する。
ロードが実行される。描画座標生成部１０は、第３スパ
ンの塗りつぶしの左端および右端にあたるｘ座標、ｙ座
標、さらに、これらに対応するＺ値（奥行き座標）を生
成する。
【００５８】例えば、図５に示すように、ここでのｘ座
標の左端は３０、ｘ座標の右端は３４、ｙ座標は３であ
る。アドレス生成部６０では、この領域に対応したＺ値
を外部の記憶部７０から読み込むためのアドレスを生成
し、この時のピクセル数は、５ピクセルであるので、ア
ドレス分割部９０はアドレス分割を行ない、バッファに
対するピクセル処理数をバッファの制限数である４ピク
セルに変更し、このアドレスで記憶部へデータを要求
し、記憶部７０はこれに対応するＺ値を転送し、この読
み込まれたＺ値をバッファ部３０内の第１のバッファ４
０に格納する。また、この時のアドレス情報は、アドレ
ス生成部６０内に描画情報の書き込み時のために保持さ
れる。
標の左端は３０、ｘ座標の右端は３４、ｙ座標は３であ
る。アドレス生成部６０では、この領域に対応したＺ値
を外部の記憶部７０から読み込むためのアドレスを生成
し、この時のピクセル数は、５ピクセルであるので、ア
ドレス分割部９０はアドレス分割を行ない、バッファに
対するピクセル処理数をバッファの制限数である４ピク
セルに変更し、このアドレスで記憶部へデータを要求
し、記憶部７０はこれに対応するＺ値を転送し、この読
み込まれたＺ値をバッファ部３０内の第１のバッファ４
０に格納する。また、この時のアドレス情報は、アドレ
ス生成部６０内に描画情報の書き込み時のために保持さ
れる。
【００５９】この期間、第２のバッファ５０の描画情報
は、保持されたままの状態で、第３スパンのＺ値ロード
の終了待ちの状態である。ステップ［S205］では第２ス
パンのＺ値ストア、フレームメモリ（ＦＭ）のストアと
第3-1スパンの描画情報生成が実行される。描画情報生
成部２０では、描画座標生成部１０から得られたＺ値
と、バッファ部３０の第１のバッファ４０に格納された
Ｚ値を比較して、今回生成したＺ値が視点側にあれば、
Ｚ値およびフレームメモリ（ＦＭ）への色情報などの描
画情報の生成を行ないこれを、バッファ部３０の第１の
バッファ４０へ新たな描画情報として格納する。また、
アドレス生成部６０は、以前に保持している第２のバッ
ファ５０に格納されている描画情報に対するアドレス情
報に基づいて、外部の記憶部７０へ第２のバッファ５０
内の描画情報を書き込むためのアドレスを生成し、第２
のバッファ５０から描画情報を書き込む。これで、第２
スパンについての塗りつぶしが終了する。
は、保持されたままの状態で、第３スパンのＺ値ロード
の終了待ちの状態である。ステップ［S205］では第２ス
パンのＺ値ストア、フレームメモリ（ＦＭ）のストアと
第3-1スパンの描画情報生成が実行される。描画情報生
成部２０では、描画座標生成部１０から得られたＺ値
と、バッファ部３０の第１のバッファ４０に格納された
Ｚ値を比較して、今回生成したＺ値が視点側にあれば、
Ｚ値およびフレームメモリ（ＦＭ）への色情報などの描
画情報の生成を行ないこれを、バッファ部３０の第１の
バッファ４０へ新たな描画情報として格納する。また、
アドレス生成部６０は、以前に保持している第２のバッ
ファ５０に格納されている描画情報に対するアドレス情
報に基づいて、外部の記憶部７０へ第２のバッファ５０
内の描画情報を書き込むためのアドレスを生成し、第２
のバッファ５０から描画情報を書き込む。これで、第２
スパンについての塗りつぶしが終了する。
【００６０】ステップ［S206］では第3-2スパンのＺ値
ロードが実行される。描画座標生成部１０は、第3-2ス
パンの塗りつぶしの左端および右端にあたるｘ座標、ｙ
座標、さらに、これらに対応するＺ値（奥行き座標）を
生成する。さらに、アドレス生成部６０では、この領域
に対応したＺ値を外部の記憶部７０から読み込むための
アドレスを生成し、さらに、残りのピクセル数は１ピク
セルであるので、アドレス分割部９０はアドレス分割を
せず、このアドレスで記憶部７０へデータを要求し、記
憶部７０はこれに対応するＺ値を転送し、この読み込ま
れたＺ値をバッファ部３０内の第１のバッファ４０に格
納する。
ロードが実行される。描画座標生成部１０は、第3-2ス
パンの塗りつぶしの左端および右端にあたるｘ座標、ｙ
座標、さらに、これらに対応するＺ値（奥行き座標）を
生成する。さらに、アドレス生成部６０では、この領域
に対応したＺ値を外部の記憶部７０から読み込むための
アドレスを生成し、さらに、残りのピクセル数は１ピク
セルであるので、アドレス分割部９０はアドレス分割を
せず、このアドレスで記憶部７０へデータを要求し、記
憶部７０はこれに対応するＺ値を転送し、この読み込ま
れたＺ値をバッファ部３０内の第１のバッファ４０に格
納する。
【００６１】読み込まれたＺ値をバッファ部３０内の第
２のバッファ５０に格納する。また、この時のアドレス
情報は、アドレス生成部６０内に描画情報の書き込み時
のために保持される。
２のバッファ５０に格納する。また、この時のアドレス
情報は、アドレス生成部６０内に描画情報の書き込み時
のために保持される。
【００６２】この期間、第１のバッファ４０の描画情報
は、保持されたままの状態で、第3-2スパンのＺ値ロー
ドの終了待ちの状態である。以下、同様に第3-2のスパ
ン以下についてもステップ［S203］〜［S206］を繰り返
し実行して処理して終了のｙ座標まで繰り返す。
は、保持されたままの状態で、第3-2スパンのＺ値ロー
ドの終了待ちの状態である。以下、同様に第3-2のスパ
ン以下についてもステップ［S203］〜［S206］を繰り返
し実行して処理して終了のｙ座標まで繰り返す。
【００６３】よって、図６に示したように、ステップ
［S203］［S205］において、描画座標生成部１０と描画
情報生成部２０と事前に取り込んだバッファ部３０のい
ずれかのバッファを対して、次に外部の記憶部７０に対
して書き込む描画情報を生成している間に、前回生成し
た描画情報をアドレス生成部６０でアドレス生成し、他
方のバッファからデータを外部の記憶部７０に書き込む
ことで、描画装置の描画情報生成と、描画装置からの既
に作成したデータの書き込みや、次回に必要な描画情報
を読み込み動作を並列に行うことにより、記憶部７０と
バッファ部３０を接続するバス８２の利用効率が向上
し、描画処理速度の向上を実現できる。かつ、アドレス
分割部９０はバッファ部３０で、一度に扱うことが可能
でないピクセル数を分割して、外部の記憶部７０とのや
り取りが可能になる。
［S203］［S205］において、描画座標生成部１０と描画
情報生成部２０と事前に取り込んだバッファ部３０のい
ずれかのバッファを対して、次に外部の記憶部７０に対
して書き込む描画情報を生成している間に、前回生成し
た描画情報をアドレス生成部６０でアドレス生成し、他
方のバッファからデータを外部の記憶部７０に書き込む
ことで、描画装置の描画情報生成と、描画装置からの既
に作成したデータの書き込みや、次回に必要な描画情報
を読み込み動作を並列に行うことにより、記憶部７０と
バッファ部３０を接続するバス８２の利用効率が向上
し、描画処理速度の向上を実現できる。かつ、アドレス
分割部９０はバッファ部３０で、一度に扱うことが可能
でないピクセル数を分割して、外部の記憶部７０とのや
り取りが可能になる。
【００６４】（実施の形態３）図７〜図１１は本発明の
（実施の形態３）を示す。図７は本発明の（実施の形態
３）の描画装置を示す。
（実施の形態３）を示す。図７は本発明の（実施の形態
３）の描画装置を示す。
【００６５】この実施の形態は、指示された描画処理が
“線分処理”か“塗りつぶし処理”かを判別して制御部
８０Ａが処理を自動変更するように構成されており、図
８と図９は制御部８０Ａが線分処理を実行する場合を示
しており、図１０と図１１は制御部８０Ａが塗りつぶし
処理を実行する場合を示している。
“線分処理”か“塗りつぶし処理”かを判別して制御部
８０Ａが処理を自動変更するように構成されており、図
８と図９は制御部８０Ａが線分処理を実行する場合を示
しており、図１０と図１１は制御部８０Ａが塗りつぶし
処理を実行する場合を示している。
【００６６】まず、図７に示す（実施の形態３）と上記
の各実施の形態との構成上の違いについて説明する。な
お、Ｚ値については、（実施の形態２）と同様の動作で
あるので、ここでは省略する。
の各実施の形態との構成上の違いについて説明する。な
お、Ｚ値については、（実施の形態２）と同様の動作で
あるので、ここでは省略する。
【００６７】図７の描画装置８０において、描画座標生
成部１０と描画情報生成部２０は（実施の形態２）と同
じであり、バッファ部３０，アドレス生成部６０ならび
にアドレス分割部９１の構成が異なっている。
成部１０と描画情報生成部２０は（実施の形態２）と同
じであり、バッファ部３０，アドレス生成部６０ならび
にアドレス分割部９１の構成が異なっている。
【００６８】記憶部７０には２値フレーム（以下、“ｗ
ｏｒｋ”と称す）が書き込まれたワーク領域７０Ａが設
けられている点が（実施の形態２）とは異なっている。
バッファ部３０の第１，第２のバッファ４０，５０に
は、２値フレーム（以下、“ｗｏｒｋ”と称す）レジス
タ４０Ａ，５０Ｂが設けられている点が（実施の形態
２）とは異なっている。
ｏｒｋ”と称す）が書き込まれたワーク領域７０Ａが設
けられている点が（実施の形態２）とは異なっている。
バッファ部３０の第１，第２のバッファ４０，５０に
は、２値フレーム（以下、“ｗｏｒｋ”と称す）レジス
タ４０Ａ，５０Ｂが設けられている点が（実施の形態
２）とは異なっている。
【００６９】アドレス生成部６０のアドレス情報格納部
６１Ａには、ｗｏｒｋレジスタ４０Ａの内容に対応した
アドレスをワーク領域７０Ａから読み出したものを書き
込むアドレス格納部６０ＡＡが設けられ、アドレス生成
部６０のアドレス情報格納部６１Ｂには、ｗｏｒｋレジ
スタ５０Ａの内容に対応したアドレスをワーク領域７０
Ａから読み出したものを書き込むアドレス格納部６０Ｂ
Ｂが設けられている点が（実施の形態２）とは異なって
いる。
６１Ａには、ｗｏｒｋレジスタ４０Ａの内容に対応した
アドレスをワーク領域７０Ａから読み出したものを書き
込むアドレス格納部６０ＡＡが設けられ、アドレス生成
部６０のアドレス情報格納部６１Ｂには、ｗｏｒｋレジ
スタ５０Ａの内容に対応したアドレスをワーク領域７０
Ａから読み出したものを書き込むアドレス格納部６０Ｂ
Ｂが設けられている点が（実施の形態２）とは異なって
いる。
【００７０】アドレス分割部９１は、バッファ部３０で
一度に保持できない量である場合に、一度にロードおよ
びストアする量を分割するもので、ここで、（実施の形
態２）と異なる点は、描画情報とＺ値の他に、同時に取
り扱う描画情報が１ビット単位で、描画されたかどうか
を示すワークを設け、描画情報を記憶部７０から一旦読
み込み、その後、読み込んだデータの中で対応する塗り
つぶしスパンを書き換える点である。
一度に保持できない量である場合に、一度にロードおよ
びストアする量を分割するもので、ここで、（実施の形
態２）と異なる点は、描画情報とＺ値の他に、同時に取
り扱う描画情報が１ビット単位で、描画されたかどうか
を示すワークを設け、描画情報を記憶部７０から一旦読
み込み、その後、読み込んだデータの中で対応する塗り
つぶしスパンを書き換える点である。
【００７１】バッファ部３０でワークをロードする際
に、データ干渉を起こした場合に、もう一方のバッファ
からのデータのロードを指示するように構成されてい
る。１００，１１０は、前記アドレス分割部からのデー
タの再ロードを各第１のバッファ,第２のバッファへ伝
える第１，第２の再ロード信号、１２０はバッファ間
（ｗｏｒｋレジスタ４０Ａとｗｏｒｋレジスタ５０Ａ）
のワークデータのやりとりを行うためのデータ交換線で
ある。
に、データ干渉を起こした場合に、もう一方のバッファ
からのデータのロードを指示するように構成されてい
る。１００，１１０は、前記アドレス分割部からのデー
タの再ロードを各第１のバッファ,第２のバッファへ伝
える第１，第２の再ロード信号、１２０はバッファ間
（ｗｏｒｋレジスタ４０Ａとｗｏｒｋレジスタ５０Ａ）
のワークデータのやりとりを行うためのデータ交換線で
ある。
【００７２】まず、制御部８０Ａが線分処理と判定した
場合の処理を図８と図９に基づいて説明する。ここで、
（実施の形態１）と異なる点は、取り扱う描画情報が１
ビット単位で、描画されたかどうかを示すワークである
ため、描画情報を記憶部７０から一旦読み込み、その
後、読み込んだデータの中で対応する１ピクセル分だけ
を書き換える点である。
場合の処理を図８と図９に基づいて説明する。ここで、
（実施の形態１）と異なる点は、取り扱う描画情報が１
ビット単位で、描画されたかどうかを示すワークである
ため、描画情報を記憶部７０から一旦読み込み、その
後、読み込んだデータの中で対応する１ピクセル分だけ
を書き換える点である。
【００７３】図８（ａ）〜（ｄ）は描画処理が“線分処
理”の例を示し、図８（ａ）〜（ｃ）は記憶部７０の記
憶内容を示すメモリマップ、図８（ｄ）は描画画面の説
明図である。図９は図７における制御部８０Ａが“線分
処理”を実行する場合の動作タイミングを示す。
理”の例を示し、図８（ａ）〜（ｃ）は記憶部７０の記
憶内容を示すメモリマップ、図８（ｄ）は描画画面の説
明図である。図９は図７における制御部８０Ａが“線分
処理”を実行する場合の動作タイミングを示す。
【００７４】ここで記憶部７０とバッファ部３０は３２
ビット幅のバスでつながっており、フレームメモリへ格
納される色情報が、１bit／ピクセルのワーク情報の線
分のＺ値（８bit／ピクセル）参照時の描画動作を説明
する。
ビット幅のバスでつながっており、フレームメモリへ格
納される色情報が、１bit／ピクセルのワーク情報の線
分のＺ値（８bit／ピクセル）参照時の描画動作を説明
する。
【００７５】ステップ［S300］では第１ピクセルのワー
クおよびＺ値ロードが実行される。描画座標生成部１０
は、第１ピクセルのｘ座標、ｙ座標、さらに、これらに
対応するＺ値（奥行き座標）を生成する。
クおよびＺ値ロードが実行される。描画座標生成部１０
は、第１ピクセルのｘ座標、ｙ座標、さらに、これらに
対応するＺ値（奥行き座標）を生成する。
【００７６】例えば、図８（ｄ）に示すように、ここで
のｘ座標は３０、ｙ座標は４である。さらに、アドレス
生成部６０では、この領域に対応したＺ値とワークを外
部の記憶部７０から読み込むためのアドレスを生成し、
読み込まれたワークおよびＺ値をバッファ部３０内の第
１のバッファ４０に格納する。また、この時のアドレス
情報は、アドレス生成部６０内に描画情報の書き込み時
のために保持される。
のｘ座標は３０、ｙ座標は４である。さらに、アドレス
生成部６０では、この領域に対応したＺ値とワークを外
部の記憶部７０から読み込むためのアドレスを生成し、
読み込まれたワークおよびＺ値をバッファ部３０内の第
１のバッファ４０に格納する。また、この時のアドレス
情報は、アドレス生成部６０内に描画情報の書き込み時
のために保持される。
【００７７】ステップ［S301］では第１ピクセルの描画
情報生成が実行される。描画情報生成部２０では、描画
座標生成部１０から得られたＺ値と、バッファ部３０の
第１のバッファ４０に格納されたＺ値を比較して、今回
生成したＺ値が視点側にあれば、Ｚ値およびワークへの
情報などの描画情報の生成を行ない、これを、バッファ
部３０の第１のバッファ４０へ新たな描画情報として格
納する。
情報生成が実行される。描画情報生成部２０では、描画
座標生成部１０から得られたＺ値と、バッファ部３０の
第１のバッファ４０に格納されたＺ値を比較して、今回
生成したＺ値が視点側にあれば、Ｚ値およびワークへの
情報などの描画情報の生成を行ない、これを、バッファ
部３０の第１のバッファ４０へ新たな描画情報として格
納する。
【００７８】例えば、第１のバッファ４０には、３２ビ
ット内の１ビットだけ描画するように、１ビットのワー
ク情報とその１ビットに対するバイトイネーブル情報、
３２ビット内のＺ値の１ピクセルに相当する８ビットと
これに対するバイトイネーブル情報が格納されている。
ット内の１ビットだけ描画するように、１ビットのワー
ク情報とその１ビットに対するバイトイネーブル情報、
３２ビット内のＺ値の１ピクセルに相当する８ビットと
これに対するバイトイネーブル情報が格納されている。
【００７９】ステップ［S302］では第２ピクセルのＺ値
ロードが実行される。描画座標生成部１０は、第２ピク
セルｘ座標、ｙ座標、さらに、これらに対応するＺ値
（奥行き座標）を生成する。
ロードが実行される。描画座標生成部１０は、第２ピク
セルｘ座標、ｙ座標、さらに、これらに対応するＺ値
（奥行き座標）を生成する。
【００８０】例えば、図８（ｄ）に示すように、ここで
のｘ座標は３１、ｙ座標は４である。さらに、アドレス
生成部６０では、この領域に対応したＺ値を外部の記憶
部７０から、読み込むためのアドレスを生成し、アドレ
ス分割部９１では、以前の第１ピクセルとこの情報を比
較し、同じバイト内の１ピクセル描画であり、まだ、外
部の記憶部７０内にこのデータが格納されていないた
め、データ交換線１２０を介して、もう一方の第１のバ
ッファ４０より第２のバッファ５０へデータを格納する
ことを、第１，第２の再ロード信号１００および１１０
によって指示し、ワーク情報は、第１のバッファ４０よ
り、さらに、Ｚ値は外部の記憶部７０より、バッファ部
３０内の第２のバッファ５０に格納する。この時のアド
レス情報は、アドレス生成部６０内に描画情報の書き込
み時のために保持される。
のｘ座標は３１、ｙ座標は４である。さらに、アドレス
生成部６０では、この領域に対応したＺ値を外部の記憶
部７０から、読み込むためのアドレスを生成し、アドレ
ス分割部９１では、以前の第１ピクセルとこの情報を比
較し、同じバイト内の１ピクセル描画であり、まだ、外
部の記憶部７０内にこのデータが格納されていないた
め、データ交換線１２０を介して、もう一方の第１のバ
ッファ４０より第２のバッファ５０へデータを格納する
ことを、第１，第２の再ロード信号１００および１１０
によって指示し、ワーク情報は、第１のバッファ４０よ
り、さらに、Ｚ値は外部の記憶部７０より、バッファ部
３０内の第２のバッファ５０に格納する。この時のアド
レス情報は、アドレス生成部６０内に描画情報の書き込
み時のために保持される。
【００８１】この期間、第１のバッファ４０の描画情報
は、保持されたままの状態で、第２ピクセルのＺ値ロー
ドの終了待ちの状態である。ステップ［S303］では第１
ピクセルのワークおよびＺ値ストアと第２ピクセルの描
画情報生成が実行される。描画情報生成部２０では、描
画座標生成部１０から得られたＺ値と、バッファ部３０
の第２のバッファ５０に格納されたＺ値を比較して、今
回生成したＺ値が視点側にあれば、Ｚ値およびワーク情
報などの描画情報の生成を行ない、これを、バッファ部
３０の第２のバッファ５０へ新たな描画情報として格納
する。図８（ａ）はステップ［S303］の結果である。
は、保持されたままの状態で、第２ピクセルのＺ値ロー
ドの終了待ちの状態である。ステップ［S303］では第１
ピクセルのワークおよびＺ値ストアと第２ピクセルの描
画情報生成が実行される。描画情報生成部２０では、描
画座標生成部１０から得られたＺ値と、バッファ部３０
の第２のバッファ５０に格納されたＺ値を比較して、今
回生成したＺ値が視点側にあれば、Ｚ値およびワーク情
報などの描画情報の生成を行ない、これを、バッファ部
３０の第２のバッファ５０へ新たな描画情報として格納
する。図８（ａ）はステップ［S303］の結果である。
【００８２】例えば、第２のバッファ５０には、８ビッ
ト内の１ピクセルとＺ値だけ描画するように、これに相
当するバイトイネーブル情報が格納されている。さら
に、先のステップ［S303］で、アドレス分割部９１でバ
ッファからのデータのロードを指示していない場合に
は、図８（ｂ）に示す誤った場合の描画結果になる。
ト内の１ピクセルとＺ値だけ描画するように、これに相
当するバイトイネーブル情報が格納されている。さら
に、先のステップ［S303］で、アドレス分割部９１でバ
ッファからのデータのロードを指示していない場合に
は、図８（ｂ）に示す誤った場合の描画結果になる。
【００８３】また、アドレス生成部６０は、以前に保持
している第１のバッファ４０に格納されている描画情報
に対するアドレス情報に基づいて、外部の記憶部７０へ
第１のバッファ４０内の描画情報を書き込むためのアド
レスを生成し、第１のバッファ４０から描画情報を書き
込む。これで、第１ピクセルについての塗りつぶしが終
了する。
している第１のバッファ４０に格納されている描画情報
に対するアドレス情報に基づいて、外部の記憶部７０へ
第１のバッファ４０内の描画情報を書き込むためのアド
レスを生成し、第１のバッファ４０から描画情報を書き
込む。これで、第１ピクセルについての塗りつぶしが終
了する。
【００８４】ステップ［S304］では第３ピクセルのＺ値
ロードが実行される。描画座標生成部１０は、第３ピク
セルｘ座標、ｙ座標、さらに、これらに対応するＺ値
（奥行き座標）を生成する。
ロードが実行される。描画座標生成部１０は、第３ピク
セルｘ座標、ｙ座標、さらに、これらに対応するＺ値
（奥行き座標）を生成する。
【００８５】例えば、図８に示すように、ここでのｘ座
標は３２、ｙ座標は５である。さらに、アドレス生成部
６０では、第２ピクセルと第３ピクセルのアドレスを比
較して、同一バイト上にないことを判断し、バッファ部
からのワーク読み込みが必要ないので、この領域に対応
したＺ値とワークを外部の記憶部７０から読み込むため
のアドレスを生成し、読み込まれたＺ値をバッファ部３
０内の第１のバッファ４０に格納する。また、この時の
アドレス情報は、アドレス生成部６０内に描画情報の書
き込み時のために保持される。
標は３２、ｙ座標は５である。さらに、アドレス生成部
６０では、第２ピクセルと第３ピクセルのアドレスを比
較して、同一バイト上にないことを判断し、バッファ部
からのワーク読み込みが必要ないので、この領域に対応
したＺ値とワークを外部の記憶部７０から読み込むため
のアドレスを生成し、読み込まれたＺ値をバッファ部３
０内の第１のバッファ４０に格納する。また、この時の
アドレス情報は、アドレス生成部６０内に描画情報の書
き込み時のために保持される。
【００８６】この期間、第２のバッファ５０の描画情報
は、保持されたままの状態で第３ピクセルのＺ値ロード
の終了待ちの状態である。ステップ［S305］では第２ピ
クセルのワークおよびＺ値ストアと第３ピクセルの描画
情報生成が実行される。描画情報生成部２０では、描画
座標生成部１０から得られたＺ値と、バッファ部３０の
第１のバッファ４０に格納されたＺ値を比較して、今回
生成したＺ値が視点側にあれば、ワークおよびＺ値への
色情報などの描画情報の生成を行ないこれを、バッファ
部３０の第１のバッファ４０へ新たな描画情報として格
納する。また、アドレス生成部６０は、以前に保持して
いる第２のバッファ５０に格納されている描画情報に対
するアドレス情報に基づいて、外部の記憶部７０へ第２
のバッファ５０内の描画情報を書き込むためのアドレス
を生成し、第２のバッファ５０から描画情報を書き込
む。これで、図８（ｃ）に示す正しい場合のように、第
１ピクセルの後に、第２ピクセルについての塗りつぶし
が終了する。もし、ステップ［S302］でのバッファ間の
データ交換を行なわない場合では、図８（ｂ）での誤り
の場合のように、第２ピクセルしか描画されないような
描画結果となる。
は、保持されたままの状態で第３ピクセルのＺ値ロード
の終了待ちの状態である。ステップ［S305］では第２ピ
クセルのワークおよびＺ値ストアと第３ピクセルの描画
情報生成が実行される。描画情報生成部２０では、描画
座標生成部１０から得られたＺ値と、バッファ部３０の
第１のバッファ４０に格納されたＺ値を比較して、今回
生成したＺ値が視点側にあれば、ワークおよびＺ値への
色情報などの描画情報の生成を行ないこれを、バッファ
部３０の第１のバッファ４０へ新たな描画情報として格
納する。また、アドレス生成部６０は、以前に保持して
いる第２のバッファ５０に格納されている描画情報に対
するアドレス情報に基づいて、外部の記憶部７０へ第２
のバッファ５０内の描画情報を書き込むためのアドレス
を生成し、第２のバッファ５０から描画情報を書き込
む。これで、図８（ｃ）に示す正しい場合のように、第
１ピクセルの後に、第２ピクセルについての塗りつぶし
が終了する。もし、ステップ［S302］でのバッファ間の
データ交換を行なわない場合では、図８（ｂ）での誤り
の場合のように、第２ピクセルしか描画されないような
描画結果となる。
【００８７】ステップ［S306］では第４ピクセルのＺ値
ロードが実行される。描画座標生成部１０は、第４ピク
セルのｘ座標、ｙ座標、さらに、これらに対応するＺ値
（奥行き座標）を生成する。
ロードが実行される。描画座標生成部１０は、第４ピク
セルのｘ座標、ｙ座標、さらに、これらに対応するＺ値
（奥行き座標）を生成する。
【００８８】例えば、図８（ｄ）に示すように、ここで
のｘ座標は３３、ｙ座標は５である。さらに、アドレス
生成部６０では、以前の第３ピクセルとこの情報を比較
し、同じバイト内の１ビットの情報であり、まだ、外部
の記憶部７０内にこのデータが格納されていないため、
データ交換線１２０を介してもう一方の第１のバッファ
４０より第２のバッファ５０へデータを格納すること
を、第１，第２の再ロード信号１００，１１０によって
指示し、ワーク情報は、第１のバッファ４０より、さら
に、Ｚ値は外部の記憶部７０から、バッファ部３０内の
読み込むためのアドレスを生成し、読み込まれたＺ値を
バッファ部３０内の第２のバッファ５０に格納する。ま
た、この時のアドレス情報は、アドレス生成部６０内に
描画情報の書き込み時のために保持される。
のｘ座標は３３、ｙ座標は５である。さらに、アドレス
生成部６０では、以前の第３ピクセルとこの情報を比較
し、同じバイト内の１ビットの情報であり、まだ、外部
の記憶部７０内にこのデータが格納されていないため、
データ交換線１２０を介してもう一方の第１のバッファ
４０より第２のバッファ５０へデータを格納すること
を、第１，第２の再ロード信号１００，１１０によって
指示し、ワーク情報は、第１のバッファ４０より、さら
に、Ｚ値は外部の記憶部７０から、バッファ部３０内の
読み込むためのアドレスを生成し、読み込まれたＺ値を
バッファ部３０内の第２のバッファ５０に格納する。ま
た、この時のアドレス情報は、アドレス生成部６０内に
描画情報の書き込み時のために保持される。
【００８９】この期間、第１のバッファ４０の描画情報
は、保持されたままの状態で、第４ピクセルのＺ値ロー
ドの終了待ちの状態である。ステップ［S307］では第３
ピクセルのワークおよびＺ値ストアと第４ピクセルの描
画情報生成が実行される。描画情報生成部２０では、描
画座標生成部１０から得られたＺ値と、バッファ部３０
の第２のバッファ５０に格納されたＺ値を比較して、今
回生成したＺ値が視点側にあれば、ワークおよびＺ値へ
の色情報などの描画情報の生成を行ないこれを、バッフ
ァ部３０の第１のバッファ４０へ新たな描画情報として
格納する。また、アドレス生成部６０は、以前に保持し
ている第１のバッファ４０に格納されている描画情報に
対するアドレス情報に基づいて、外部の記憶部７０へ第
１のバッファ４０内の描画情報を書き込むためのアドレ
スを生成し、第１のバッファ４０から描画情報を書き込
む。これで、第３ピクセルについての塗りつぶしが終了
する。
は、保持されたままの状態で、第４ピクセルのＺ値ロー
ドの終了待ちの状態である。ステップ［S307］では第３
ピクセルのワークおよびＺ値ストアと第４ピクセルの描
画情報生成が実行される。描画情報生成部２０では、描
画座標生成部１０から得られたＺ値と、バッファ部３０
の第２のバッファ５０に格納されたＺ値を比較して、今
回生成したＺ値が視点側にあれば、ワークおよびＺ値へ
の色情報などの描画情報の生成を行ないこれを、バッフ
ァ部３０の第１のバッファ４０へ新たな描画情報として
格納する。また、アドレス生成部６０は、以前に保持し
ている第１のバッファ４０に格納されている描画情報に
対するアドレス情報に基づいて、外部の記憶部７０へ第
１のバッファ４０内の描画情報を書き込むためのアドレ
スを生成し、第１のバッファ４０から描画情報を書き込
む。これで、第３ピクセルについての塗りつぶしが終了
する。
【００９０】ステップ［S308］では第２ピクセルのワー
クおよびＺ値ストアが実行される。アドレス生成部６０
は、以前に保持している第２のバッファ５０に格納され
ている描画情報に対するアドレス情報に基づいて、外部
の記憶部７０へ第２のバッファ５０内の描画情報を書き
込むためのアドレスを生成し、第２のバッファ５０から
描画情報を書き込む。これで、第４ピクセルについての
塗りつぶしが終了する。
クおよびＺ値ストアが実行される。アドレス生成部６０
は、以前に保持している第２のバッファ５０に格納され
ている描画情報に対するアドレス情報に基づいて、外部
の記憶部７０へ第２のバッファ５０内の描画情報を書き
込むためのアドレスを生成し、第２のバッファ５０から
描画情報を書き込む。これで、第４ピクセルについての
塗りつぶしが終了する。
【００９１】以上のステップ［S301］〜［S308］を行う
ことによって、ワークへの線分の描画が終了する。よっ
て、図９に示したように、ステップ［S303］［S305］に
おいて、描画座標生成部１０と描画情報生成部２０と事
前に取り込んだバッファ部３０のいずれかのバッファを
対して、次に外部の記憶部７０に対して書き込む描画情
報を生成している間に、前回に生成した描画情報をアド
レス生成部６０でアドレス生成し、他方のバッファから
ワークを外部の記憶部７０に書き込むことで、描画装置
の描画情報生成と、描画装置からの既に作成したワーク
の書き込みや、次回に必要な描画情報を読み込み動作を
並列に行うことにより、記憶部７０とバッファ部３０を
接続するバス８２の利用効率が向上し、描画処理速度の
向上を実現できる。
ことによって、ワークへの線分の描画が終了する。よっ
て、図９に示したように、ステップ［S303］［S305］に
おいて、描画座標生成部１０と描画情報生成部２０と事
前に取り込んだバッファ部３０のいずれかのバッファを
対して、次に外部の記憶部７０に対して書き込む描画情
報を生成している間に、前回に生成した描画情報をアド
レス生成部６０でアドレス生成し、他方のバッファから
ワークを外部の記憶部７０に書き込むことで、描画装置
の描画情報生成と、描画装置からの既に作成したワーク
の書き込みや、次回に必要な描画情報を読み込み動作を
並列に行うことにより、記憶部７０とバッファ部３０を
接続するバス８２の利用効率が向上し、描画処理速度の
向上を実現できる。
【００９２】また、ワークへの描画のため、リードモデ
ィファイ操作が必要な場合において、バイト内の描画を
連続的に行う条件の時に、記憶部７０からのワークの読
み込みの際に、アドレス分割部９１では、データ交換線
１２０を介して、バッファ部３０で第１のバッファ４０
と第２のバッファ５０のデータを受渡しを行うことで、
誤った描画を防止することが可能になる。
ィファイ操作が必要な場合において、バイト内の描画を
連続的に行う条件の時に、記憶部７０からのワークの読
み込みの際に、アドレス分割部９１では、データ交換線
１２０を介して、バッファ部３０で第１のバッファ４０
と第２のバッファ５０のデータを受渡しを行うことで、
誤った描画を防止することが可能になる。
【００９３】図１０（ａ）〜（ｄ）は描画処理が“塗り
つぶし処理”の例を示し、図１０（ａ）〜（ｃ）は記憶
部７０の記憶内容を示すメモリマップ、図１０（ｄ）は
描画画面の説明図である。図１１は図７における制御部
８０Ａが“塗りつぶし処理”を実行する場合の動作タイ
ミングを示す。
つぶし処理”の例を示し、図１０（ａ）〜（ｃ）は記憶
部７０の記憶内容を示すメモリマップ、図１０（ｄ）は
描画画面の説明図である。図１１は図７における制御部
８０Ａが“塗りつぶし処理”を実行する場合の動作タイ
ミングを示す。
【００９４】ここで記憶部７０とバッファ部３０は、３
２ビット幅のバスでつながっており、フレームメモリへ
格納される色情報が、通常の色情報の他に、１bit／ピ
クセルのワーク情報の塗りつぶしのＺ値(８bit／ピクセ
ル)参照時の塗りつぶし動作を説明する。
２ビット幅のバスでつながっており、フレームメモリへ
格納される色情報が、通常の色情報の他に、１bit／ピ
クセルのワーク情報の塗りつぶしのＺ値(８bit／ピクセ
ル)参照時の塗りつぶし動作を説明する。
【００９５】ステップ［S400］では第１スパンのＺ値と
ワーク情報ロードが実行される。描画座標生成部１０
は、第１スパンの塗りつぶしの左端および右端にあたる
ｘ座標、ｙ座標、さらに、これらに対応するＺ値（奥行
き座標）を生成する。
ワーク情報ロードが実行される。描画座標生成部１０
は、第１スパンの塗りつぶしの左端および右端にあたる
ｘ座標、ｙ座標、さらに、これらに対応するＺ値（奥行
き座標）を生成する。
【００９６】例えば、図１０（ｄ）に示すように、ここ
でのｘ座標の左端は３２、ｘ座標の右端は３２、ｙ座標
は１である。アドレス生成部６０では、この領域に対応
したＺ値およびワーク情報を外部の記憶部７０から、読
み込むためのアドレスを生成し、さらに、この時のピク
セル数は、対応するスパン分だけアドレス分割部９１
は、このアドレスで記憶部７０へデータを要求し、記憶
部７０はこれに対応するワーク情報およびＺ値を転送
し、この読み込まれたＺ値をバッファ部３０内の第１の
バッファ４０に格納する。
でのｘ座標の左端は３２、ｘ座標の右端は３２、ｙ座標
は１である。アドレス生成部６０では、この領域に対応
したＺ値およびワーク情報を外部の記憶部７０から、読
み込むためのアドレスを生成し、さらに、この時のピク
セル数は、対応するスパン分だけアドレス分割部９１
は、このアドレスで記憶部７０へデータを要求し、記憶
部７０はこれに対応するワーク情報およびＺ値を転送
し、この読み込まれたＺ値をバッファ部３０内の第１の
バッファ４０に格納する。
【００９７】また、この時のアドレス情報は、アドレス
生成部６０内に描画情報の書き込み時のために保持され
る。ステップ［S401］では第１スパンの描画情報生成さ
れる。描画情報生成部２０では、描画座標生成部１０か
ら得られたＺ値と、バッファ部３０の第１のバッファ４
０に格納されたＺ値を比較して、今回生成したＺ値が視
点側にあれば、Ｚ値およびフレームメモリ（ＦＭ）、さ
らに、ワークへの描画情報の生成を行ない、これを、バ
ッファ部３０の第１のバッファ４０へ新たな描画情報と
して格納する。
生成部６０内に描画情報の書き込み時のために保持され
る。ステップ［S401］では第１スパンの描画情報生成さ
れる。描画情報生成部２０では、描画座標生成部１０か
ら得られたＺ値と、バッファ部３０の第１のバッファ４
０に格納されたＺ値を比較して、今回生成したＺ値が視
点側にあれば、Ｚ値およびフレームメモリ（ＦＭ）、さ
らに、ワークへの描画情報の生成を行ない、これを、バ
ッファ部３０の第１のバッファ４０へ新たな描画情報と
して格納する。
【００９８】例えば、（実施の形態２）と同様に、第１
のバッファ４０のワーク情報には、（実施の形態１）と
同様の３２ビット内の１ピクセル分だけ描画するよう
に、８ビットの色情報とその８ビットに対するバイトイ
ネーブル情報、３２ビット内のＺ値の１ピクセルに相当
する８ビットとこれに対するバイトイネーブル情報、さ
らに、ワーク情報の１ピクセルのみを書き換えた情報と
これに対応するバイトイネーブル情報が格納されてい
る。
のバッファ４０のワーク情報には、（実施の形態１）と
同様の３２ビット内の１ピクセル分だけ描画するよう
に、８ビットの色情報とその８ビットに対するバイトイ
ネーブル情報、３２ビット内のＺ値の１ピクセルに相当
する８ビットとこれに対するバイトイネーブル情報、さ
らに、ワーク情報の１ピクセルのみを書き換えた情報と
これに対応するバイトイネーブル情報が格納されてい
る。
【００９９】ステップ［S402］では第２スパンのＺ値と
ワーク情報ロードが実行される。描画座標生成部１０
は、第２スパンの塗りつぶしの左端および右端にあたる
ｘ座標、ｙ座標、さらに、これらに対応するＺ値（奥行
き座標）を生成する。
ワーク情報ロードが実行される。描画座標生成部１０
は、第２スパンの塗りつぶしの左端および右端にあたる
ｘ座標、ｙ座標、さらに、これらに対応するＺ値（奥行
き座標）を生成する。
【０１００】例えば、図１０（ｄ）に示すように、ここ
でのｘ座標の左端は３１、ｘ座標の右端は３３、ｙ座標
は２である。アドレス生成部６０では、この領域に対応
したＺ値とワーク情報を外部の記憶部７０から、読み込
むためのアドレスを生成し、さらに、この時のピクセル
数は、３ピクセルであるので、アドレス分割部９１は、
アドレス分割をせず、このアドレスで記憶部７０へデー
タを要求し、記憶部７０はこれに対応するＺ値およびワ
ーク情報を転送し、この読み込まれたＺ値およびワーク
情報をバッファ部３０内の第２のバッファ５０に格納す
る。
でのｘ座標の左端は３１、ｘ座標の右端は３３、ｙ座標
は２である。アドレス生成部６０では、この領域に対応
したＺ値とワーク情報を外部の記憶部７０から、読み込
むためのアドレスを生成し、さらに、この時のピクセル
数は、３ピクセルであるので、アドレス分割部９１は、
アドレス分割をせず、このアドレスで記憶部７０へデー
タを要求し、記憶部７０はこれに対応するＺ値およびワ
ーク情報を転送し、この読み込まれたＺ値およびワーク
情報をバッファ部３０内の第２のバッファ５０に格納す
る。
【０１０１】また、この時のアドレス情報は、アドレス
生成部６０内に描画情報の書き込み時のために保持され
る。この期間、第１のバッファ４０の描画情報は、保持
されたままの状態で、第２スパンのＺ値ロードの終了待
ちの状態である。
生成部６０内に描画情報の書き込み時のために保持され
る。この期間、第１のバッファ４０の描画情報は、保持
されたままの状態で、第２スパンのＺ値ロードの終了待
ちの状態である。
【０１０２】ステップ［S403］では第１スパンのＺ値ス
トア、フレームメモリ（ＦＭ）のストア、ワーク情報ス
トアと第２スパンの描画情報生成が実行される。描画情
報生成部２０では、描画座標生成部１０から得られたＺ
値と、バッファ部３０の第２のバッファ５０に格納され
たＺ値を比較して、今回生成したＺ値が視点側にあれ
ば、Ｚ値およびフレームメモリ（ＦＭ）、さらに、ワー
ク情報への色情報などの描画情報の生成を行ない、これ
を、バッファ部３０の第２のバッファ５０へ新たな描画
情報として格納する。
トア、フレームメモリ（ＦＭ）のストア、ワーク情報ス
トアと第２スパンの描画情報生成が実行される。描画情
報生成部２０では、描画座標生成部１０から得られたＺ
値と、バッファ部３０の第２のバッファ５０に格納され
たＺ値を比較して、今回生成したＺ値が視点側にあれ
ば、Ｚ値およびフレームメモリ（ＦＭ）、さらに、ワー
ク情報への色情報などの描画情報の生成を行ない、これ
を、バッファ部３０の第２のバッファ５０へ新たな描画
情報として格納する。
【０１０３】例えば、図１０に示すように、第２のバッ
ファ５０には、（実施の形態２）と同様の３２ビット内
の１ピクセルと３２ビット内の２ピクセル分だけ描画す
るように、３ピクセル分の色情報とそれ対応するバイト
イネーブル情報、これと同様のＺ値の３ピクセルに相当
するバイトイネーブル情報、さらに、ワーク情報の３ピ
クセルだけ書き換えた情報とこれに対応するバイトイネ
ーブル情報が格納されている。
ファ５０には、（実施の形態２）と同様の３２ビット内
の１ピクセルと３２ビット内の２ピクセル分だけ描画す
るように、３ピクセル分の色情報とそれ対応するバイト
イネーブル情報、これと同様のＺ値の３ピクセルに相当
するバイトイネーブル情報、さらに、ワーク情報の３ピ
クセルだけ書き換えた情報とこれに対応するバイトイネ
ーブル情報が格納されている。
【０１０４】また、アドレス生成部６０は、以前に保持
している第１のバッファ４０に格納されている描画情報
に対するアドレス情報に基づいて、外部の記憶部７０へ
第１のバッファ４０内の描画情報を書き込むためのアド
レスを生成し、第１のバッファ４０から描画情報を書き
込む。これで、第１スパンについての塗りつぶしが終了
する。
している第１のバッファ４０に格納されている描画情報
に対するアドレス情報に基づいて、外部の記憶部７０へ
第１のバッファ４０内の描画情報を書き込むためのアド
レスを生成し、第１のバッファ４０から描画情報を書き
込む。これで、第１スパンについての塗りつぶしが終了
する。
【０１０５】ステップ［S404］では第3-1スパンのＺ値
とワーク情報ロードが実行される。描画座標生成部１０
は、第３スパンの塗りつぶしの左端および右端にあたる
ｘ座標、ｙ座標、さらに、これらに対応するＺ値（奥行
き座標）を生成する。
とワーク情報ロードが実行される。描画座標生成部１０
は、第３スパンの塗りつぶしの左端および右端にあたる
ｘ座標、ｙ座標、さらに、これらに対応するＺ値（奥行
き座標）を生成する。
【０１０６】例えば、図１０（ｄ）に示すように、ここ
でのｘ座標の左端は３０、ｘ座標の右端は３４、ｙ座標
は３である。さらに、アドレス生成部６０では、この領
域に対応したＺ値を外部の記憶部７０から、読み込むた
めのアドレスを生成し、さらに、この時のピクセル数
は、５ピクセルであるので、アドレス分割部９１は、ア
ドレス分割を行ない、バッファに対するピクセル処理数
をバッファの制限数である４ピクセルに変更し、このア
ドレスで記憶部７０へデータを要求し、記憶部７０はこ
れに対応するＺ値を転送し、この読み込まれたＺ値をバ
ッファ部３０内の第１のバッファ４０に格納する。 ま
た、この時のアドレス情報は、アドレス生成部６０内に
描画情報の書き込み時のために保持される。
でのｘ座標の左端は３０、ｘ座標の右端は３４、ｙ座標
は３である。さらに、アドレス生成部６０では、この領
域に対応したＺ値を外部の記憶部７０から、読み込むた
めのアドレスを生成し、さらに、この時のピクセル数
は、５ピクセルであるので、アドレス分割部９１は、ア
ドレス分割を行ない、バッファに対するピクセル処理数
をバッファの制限数である４ピクセルに変更し、このア
ドレスで記憶部７０へデータを要求し、記憶部７０はこ
れに対応するＺ値を転送し、この読み込まれたＺ値をバ
ッファ部３０内の第１のバッファ４０に格納する。 ま
た、この時のアドレス情報は、アドレス生成部６０内に
描画情報の書き込み時のために保持される。
【０１０７】この期間、第２のバッファ５０の描画情報
は、保持されたままの状態で、第３スパンのＺ値ロード
の終了待ちの状態である。ステップ［S405］では第２ス
パンのＺ値ストア、FMストア、ワーク情報ストアと第3-
1スパンの描画情報生成が実行される。描画情報生成部
２０では、描画座標生成部１０から得られたＺ値と、バ
ッファ部３０の第１のバッファ４０に格納されたＺ値を
比較して、今回生成したＺ値が視点側にあれば、Ｚ値お
よびフレームメモリ（ＦＭ）、さらに、ワーク情報への
色情報などの描画情報の生成を行ない、これを、バッフ
ァ部３０の第１のバッファ４０へ新たな描画情報として
格納する。
は、保持されたままの状態で、第３スパンのＺ値ロード
の終了待ちの状態である。ステップ［S405］では第２ス
パンのＺ値ストア、FMストア、ワーク情報ストアと第3-
1スパンの描画情報生成が実行される。描画情報生成部
２０では、描画座標生成部１０から得られたＺ値と、バ
ッファ部３０の第１のバッファ４０に格納されたＺ値を
比較して、今回生成したＺ値が視点側にあれば、Ｚ値お
よびフレームメモリ（ＦＭ）、さらに、ワーク情報への
色情報などの描画情報の生成を行ない、これを、バッフ
ァ部３０の第１のバッファ４０へ新たな描画情報として
格納する。
【０１０８】また、アドレス生成部６０は、以前に保持
している第２のバッファ５０に格納されている描画情報
に対するアドレス情報に基づいて、外部の記憶部７０へ
第２のバッファ５０内の描画情報を書き込むためのアド
レスを生成し、第２のバッファ５０から描画情報を書き
込む。これで、第２スパンについての塗りつぶしが終了
する。
している第２のバッファ５０に格納されている描画情報
に対するアドレス情報に基づいて、外部の記憶部７０へ
第２のバッファ５０内の描画情報を書き込むためのアド
レスを生成し、第２のバッファ５０から描画情報を書き
込む。これで、第２スパンについての塗りつぶしが終了
する。
【０１０９】ステップ［S406］では第3-2スパンのＺ値
とワーク情報ロードが実行される。描画座標生成部１０
は、第3-2スパンの塗りつぶしの左端および右端にあた
るｘ座標、ｙ座標、さらに、これらに対応するＺ値（奥
行き座標）を生成する。アドレス生成部６０では、この
領域に対応したＺ値を外部の記憶部７０から読み込むた
めのアドレスを生成し、さらに、残りのピクセル数は、
１ピクセルであるので、アドレス分割部９１はアドレス
分割をせず、このアドレスで記憶部７０へデータを要求
し、かつ、ワーク情報に関しては、同一バイト内におい
て、ステップ［S405］において、一部描画がされている
ため、データ交換線１２０を介してもう一方の第２のバ
ッファ５０より第１のバッファ４０へデータを格納する
ことを、第１，第２の再ロード信号１００，１１０によ
って指示し、ワーク情報の１バイト目は、第２のバッフ
ァ５０よりそれ以降バイトについては、外部の記憶部７
０より、さらに、Ｚ値は外部の記憶部７０よりバッファ
部３０内の第１のバッファ４０に格納する。
とワーク情報ロードが実行される。描画座標生成部１０
は、第3-2スパンの塗りつぶしの左端および右端にあた
るｘ座標、ｙ座標、さらに、これらに対応するＺ値（奥
行き座標）を生成する。アドレス生成部６０では、この
領域に対応したＺ値を外部の記憶部７０から読み込むた
めのアドレスを生成し、さらに、残りのピクセル数は、
１ピクセルであるので、アドレス分割部９１はアドレス
分割をせず、このアドレスで記憶部７０へデータを要求
し、かつ、ワーク情報に関しては、同一バイト内におい
て、ステップ［S405］において、一部描画がされている
ため、データ交換線１２０を介してもう一方の第２のバ
ッファ５０より第１のバッファ４０へデータを格納する
ことを、第１，第２の再ロード信号１００，１１０によ
って指示し、ワーク情報の１バイト目は、第２のバッフ
ァ５０よりそれ以降バイトについては、外部の記憶部７
０より、さらに、Ｚ値は外部の記憶部７０よりバッファ
部３０内の第１のバッファ４０に格納する。
【０１１０】この場合のように、ワーク情報を他方のバ
ッファより取り込むことにより、例えば、図１０（ｃ）
の正しい場合のように、第3-1スパンの後に、第3-2スパ
ンについての塗りつぶしが終了する。もし、ここでのバ
ッファ間のデータ交換を行なわない場合は、図１０
（ｂ）での誤りの場合のように、第3-1スパンの２ピク
セル分しか描画されないような描画結果となる。
ッファより取り込むことにより、例えば、図１０（ｃ）
の正しい場合のように、第3-1スパンの後に、第3-2スパ
ンについての塗りつぶしが終了する。もし、ここでのバ
ッファ間のデータ交換を行なわない場合は、図１０
（ｂ）での誤りの場合のように、第3-1スパンの２ピク
セル分しか描画されないような描画結果となる。
【０１１１】また、この時のアドレス情報は、アドレス
生成部６０内に描画情報の書き込み時のために保持され
る。この期間、第１のバッファ４０の描画情報は、保持
されたままの状態で第3-2スパンのＺ値ロードの終了待
ちの状態である。
生成部６０内に描画情報の書き込み時のために保持され
る。この期間、第１のバッファ４０の描画情報は、保持
されたままの状態で第3-2スパンのＺ値ロードの終了待
ちの状態である。
【０１１２】以下、同様にステップ［S403］〜［S406］
を繰り返し実行して処理して終了のｙ座標まで繰り返
す。よって、ステップ［S403］［S405］において、描画
座標生成部１０と描画情報生成部２０と事前に取り込ん
だバッファ部３０のいずれかのバッファを対して、次に
外部の記憶部７０に対して書き込む描画情報を生成して
いる間に、前回生成した描画情報をアドレス生成部６０
でアドレス生成し、他方のバッファからデータを外部の
記憶部７０に書き込むことで、描画装置の描画情報生成
と、描画装置からの既に作成したデータの書き込みや、
次回に必要な描画情報を読み込み動作を並列に行うこと
により、記憶部７０とバッファ部３０を接続するバス８
２の利用効率が向上し、描画処理速度の向上を実現でき
る。かつ、アドレス分割部９１はバッファ部３０で、一
度に扱うことが可能でないピクセル数を分割して、外部
の記憶部とのやりとりが可能になる。
を繰り返し実行して処理して終了のｙ座標まで繰り返
す。よって、ステップ［S403］［S405］において、描画
座標生成部１０と描画情報生成部２０と事前に取り込ん
だバッファ部３０のいずれかのバッファを対して、次に
外部の記憶部７０に対して書き込む描画情報を生成して
いる間に、前回生成した描画情報をアドレス生成部６０
でアドレス生成し、他方のバッファからデータを外部の
記憶部７０に書き込むことで、描画装置の描画情報生成
と、描画装置からの既に作成したデータの書き込みや、
次回に必要な描画情報を読み込み動作を並列に行うこと
により、記憶部７０とバッファ部３０を接続するバス８
２の利用効率が向上し、描画処理速度の向上を実現でき
る。かつ、アドレス分割部９１はバッファ部３０で、一
度に扱うことが可能でないピクセル数を分割して、外部
の記憶部とのやりとりが可能になる。
【０１１３】なお特開平１１−６６３４１号公報には、
図形を奇数スパンと偶数スパンに分け、複数の描画処理
部を用いて並列に描画処理を行いフレームメモリで合成
して画像を表示する方法が開示されているが、この方法
の場合には、高速描画を行うためには複数個の描画処理
部が必要となる。それに対して本発明の描画装置では、
描画処理部を複数個備えることなく、描画処理部と記憶
部との間のアクセス効率の向上により描画性能の向上を
実現できる点で異なっている。
図形を奇数スパンと偶数スパンに分け、複数の描画処理
部を用いて並列に描画処理を行いフレームメモリで合成
して画像を表示する方法が開示されているが、この方法
の場合には、高速描画を行うためには複数個の描画処理
部が必要となる。それに対して本発明の描画装置では、
描画処理部を複数個備えることなく、描画処理部と記憶
部との間のアクセス効率の向上により描画性能の向上を
実現できる点で異なっている。
【０１１４】
【発明の効果】以上のように本発明の描画装置による
と、描画装置内の描画座標生成部と描画情報生成部にお
いて、描画情報を生成している期間において、以前にお
いて既に生成している描画情報などの書き込みとその後
に描画情報などを生成するために必要であるデータの事
前読み込みを並行して行うことにより、一般的に、低速
である外部記憶装置と接続するバスの利用効率が向上
し、描画処理速度の向上を実現でき、これは描画処理部
を複数個備えることなく描画性能の向上を実現できる。
と、描画装置内の描画座標生成部と描画情報生成部にお
いて、描画情報を生成している期間において、以前にお
いて既に生成している描画情報などの書き込みとその後
に描画情報などを生成するために必要であるデータの事
前読み込みを並行して行うことにより、一般的に、低速
である外部記憶装置と接続するバスの利用効率が向上
し、描画処理速度の向上を実現でき、これは描画処理部
を複数個備えることなく描画性能の向上を実現できる。
【図１】本発明の（実施の形態１）における描画装置の
構成図
構成図
【図２】同実施の形態の描画動作の説明図
【図３】同実施の形態の動作タイミング図
【図４】本発明の（実施の形態２）における描画装置の
構成図
構成図
【図５】同実施の形態の描画動作の説明図
【図６】同実施の形態の動作タイミング図
【図７】本発明の（実施の形態３）における描画装置の
構成図
構成図
【図８】同実施の形態の線処理動作の説明図
【図９】同実施の形態の線処理動作の動作タイミング図
【図１０】同実施の形態の塗りつぶし動作の説明図
【図１１】同実施の形態の塗りつぶし動作タイミング図
【図１２】従来の描画装置の構成図
【図１３】同従来例の描画動作の説明図
【図１４】同従来例の動作タイミング図
１０ 描画座標生成部
２０ 描画情報生成部
３０ バッファ部
４０ 第１のバッファ
５０ 第２のバッファ
６０ アドレス生成部
７０ 記憶部（外部記憶部）
８０ 描画装置
９０，９１ アドレス分割部
１００ 第１の再ロード信号
１１０ 第２の再ロード信号
１２０ データ交換線
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平１−239584（ＪＰ，Ａ)
特開 平５−342308（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06T 11/40 200
Claims (3)
- 【請求項１】描画処理を行う際にその描画座標を生成す
る描画座標生成部と、 その描画座標生成部から生成された領域に対して描画情
報を生成する描画情報生成部と、 描画情報生成部で生成された描画情報を格納する２組の
バッファ部と、バッファ部に蓄えられた描画情報を外部
記憶部へ格納するアドレスを生成するアドレス生成部と
を設け、 前 記アドレス生成部としてバッファ部の前記２組のバッ
ファに対応するアドレス情報格納部と、前記アドレス生成部において、前記２組のそれぞれのバ
ッファの容量と塗りつぶし量とを比較し、塗りつぶし量
がバッファの容量を超過した場合に、記憶部に対する塗
りつぶし動作を分割するアドレス分割部と、 前記アドレス分割部で分割動作を行う際に、以前の結果
を参照してデータ干渉が生じるかを判断するように構成
するとともに、データ干渉が生じると判定した際に２組
の前記バッファ間でデータ交換が可能なデータ交換線と
を更に設け、 前記描画座標生成部および描画情報生成部で一方のバッ
ファに対して読み込みおよび書き込みを行なっている場
合には、他方のバッファに対して、このバッファへ既に
書き込みを行なっていたデータを外部記憶部へ出力し、
次の処理のためのデータの読み込みを外部記憶部から行
う並行処理を実行するように構成した描画装置。 - 【請求項２】前記アドレス分割部では、線分描画の場合
において、同一アクセス内のデータであるかどうかを判
断してデータ干渉が生じると判定するように構成した請
求項１記載の描画装置。 - 【請求項３】前記アドレス分割部では、塗りつぶし描画
の場合において、前回の書換えを行なったデータに対し
て、同一アクセス内のデータであるかどうかを判断して
データ干渉が生じると判定するように構成した 請求項１
記載の描画装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297755A JP3403707B2 (ja) | 2000-09-29 | 2000-09-29 | 描画装置 |
| US09/951,399 US7015923B2 (en) | 2000-09-29 | 2001-09-14 | Apparatus for painting figure |
| EP01123185A EP1193650B1 (en) | 2000-09-29 | 2001-09-27 | Apparatus for painting figure |
| DE60141061T DE60141061D1 (de) | 2000-09-29 | 2001-09-27 | Vorrichtung zum Ausmalen von Figuren |
| KR1020010060461A KR100753903B1 (ko) | 2000-09-29 | 2001-09-28 | 묘화장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297755A JP3403707B2 (ja) | 2000-09-29 | 2000-09-29 | 描画装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002109552A JP2002109552A (ja) | 2002-04-12 |
| JP3403707B2 true JP3403707B2 (ja) | 2003-05-06 |
Family
ID=18779830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297755A Expired - Fee Related JP3403707B2 (ja) | 2000-09-29 | 2000-09-29 | 描画装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7015923B2 (ja) |
| EP (1) | EP1193650B1 (ja) |
| JP (1) | JP3403707B2 (ja) |
| KR (1) | KR100753903B1 (ja) |
| DE (1) | DE60141061D1 (ja) |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4697178A (en) * | 1984-06-29 | 1987-09-29 | Megatek Corporation | Computer graphics system for real-time calculation and display of the perspective view of three-dimensional scenes |
| JP2533605B2 (ja) | 1988-03-22 | 1996-09-11 | 株式会社日立製作所 | 文字図形描画装置 |
| JP2770582B2 (ja) * | 1991-03-12 | 1998-07-02 | 富士ゼロックス株式会社 | 図形塗潰し装置 |
| JP3139805B2 (ja) | 1992-01-29 | 2001-03-05 | キヤノン株式会社 | 画像処理方法及びその装置 |
| JP3164617B2 (ja) * | 1991-11-07 | 2001-05-08 | 株式会社日立製作所 | 文字図形変形処理装置および方法 |
| US5274760A (en) * | 1991-12-24 | 1993-12-28 | International Business Machines Corporation | Extendable multiple image-buffer for graphics systems |
| JPH05342308A (ja) | 1992-03-02 | 1993-12-24 | Toshiba Corp | パターン検査装置 |
| GB2267203B (en) * | 1992-05-15 | 1997-03-19 | Fujitsu Ltd | Three-dimensional graphics drawing apparatus, and a memory apparatus to be used in texture mapping |
| US5621866A (en) | 1992-07-24 | 1997-04-15 | Fujitsu Limited | Image processing apparatus having improved frame buffer with Z buffer and SAM port |
| US6300963B1 (en) | 1993-11-30 | 2001-10-09 | Texas Instruments Incorporated | Single-frame display memory for spatial light modulator |
| US5623608A (en) * | 1994-11-14 | 1997-04-22 | International Business Machines Corporation | Method and apparatus for adaptive circular predictive buffer management |
| US5852443A (en) * | 1995-08-04 | 1998-12-22 | Microsoft Corporation | Method and system for memory decomposition in a graphics rendering system |
| JP3477666B2 (ja) | 1995-09-14 | 2003-12-10 | 株式会社リコー | 画像表示制御装置 |
| JP3264619B2 (ja) * | 1996-06-05 | 2002-03-11 | キヤノン株式会社 | 画像処理装置および方法 |
| US6154225A (en) * | 1996-10-11 | 2000-11-28 | Silicon Motion, Inc. | Virtual refresh™ architecture for a video-graphics controller |
| US6393520B2 (en) * | 1997-04-17 | 2002-05-21 | Matsushita Electric Industrial Co., Ltd. | Data processor and data processing system with internal memories |
| FI107196B (fi) * | 1997-07-09 | 2001-06-15 | Vlsi Solution Oy | Menetelmä ja laite kuvaelementtien käsittelemiseksi |
| US6141020A (en) * | 1997-11-12 | 2000-10-31 | S3 Incorporated | Opposing directional fill calculators in a graphics processor |
| EP1040259A4 (en) * | 1997-12-24 | 2004-06-16 | Moller Internat | ROTATION MACHINE WITH IMPROVED FORCED COOLING AND LUBRICATION |
| US6052125A (en) * | 1998-01-07 | 2000-04-18 | Evans & Sutherland Computer Corporation | Method for reducing the rendering load for high depth complexity scenes on a computer graphics display |
| WO1999056249A1 (en) * | 1998-04-27 | 1999-11-04 | Interactive Silicon, Inc. | Graphics system and method for rendering independent 2d and 3d objects |
| US6449664B1 (en) * | 1998-11-16 | 2002-09-10 | Viewahead Technology, Inc. | Two dimensional direct memory access in image processing systems |
-
2000
- 2000-09-29 JP JP2000297755A patent/JP3403707B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-14 US US09/951,399 patent/US7015923B2/en not_active Expired - Fee Related
- 2001-09-27 EP EP01123185A patent/EP1193650B1/en not_active Expired - Lifetime
- 2001-09-27 DE DE60141061T patent/DE60141061D1/de not_active Expired - Lifetime
- 2001-09-28 KR KR1020010060461A patent/KR100753903B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020025805A (ko) | 2002-04-04 |
| US7015923B2 (en) | 2006-03-21 |
| KR100753903B1 (ko) | 2007-08-31 |
| EP1193650A3 (en) | 2007-12-12 |
| US20020039102A1 (en) | 2002-04-04 |
| JP2002109552A (ja) | 2002-04-12 |
| EP1193650A2 (en) | 2002-04-03 |
| EP1193650B1 (en) | 2010-01-13 |
| DE60141061D1 (de) | 2010-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5801711A (en) | Polyline and triangle strip data management techniques for enhancing performance of computer graphics system | |
| US7990391B2 (en) | Memory system having multiple address allocation formats and method for use thereof | |
| US5999199A (en) | Non-sequential fetch and store of XY pixel data in a graphics processor | |
| JP3586991B2 (ja) | テクスチャ・データ読出装置およびレンダリング装置 | |
| US6342883B1 (en) | Image display method and image display apparatus | |
| US5784075A (en) | Memory mapping techniques for enhancing performance of computer graphics system | |
| US6141020A (en) | Opposing directional fill calculators in a graphics processor | |
| US6614443B1 (en) | Method and system for addressing graphics data for efficient data access | |
| US6473091B1 (en) | Image processing apparatus and method | |
| JPS62231382A (ja) | イメ−ジ処理方法及び装置 | |
| JP3403707B2 (ja) | 描画装置 | |
| US6031550A (en) | Pixel data X striping in a graphics processor | |
| JPH07503087A (ja) | 改善されたパターン性能を有するビデオグラフィック制御器 | |
| US5999200A (en) | Method and apparatus for automatically controlling the destination of a graphics command in a register file | |
| US6784892B1 (en) | Fully associative texture cache having content addressable memory and method for use thereof | |
| US6489967B1 (en) | Image formation apparatus and image formation method | |
| JPH0544063B2 (ja) | ||
| JP2899838B2 (ja) | 記憶装置 | |
| JP3055024B2 (ja) | 画像デ―タの転送装置 | |
| JP2610825B2 (ja) | 図形処理装置 | |
| JP3019906B2 (ja) | 画像処理装置 | |
| JP4419480B2 (ja) | 画像処理装置およびその方法 | |
| JP3312560B2 (ja) | テクスチャマッピング装置 | |
| JP4195953B2 (ja) | 画像処理装置 | |
| JPH05242257A (ja) | 高速曲線描画用ビットマップ・メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |