SU1575230A1 - Устройство дл формировани изображени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  реализации многооконной машинной графики. Целью изобретени   вл етс  повышение быстродействи  устройства. Устройство содержит блок 1 управлени , формирователь 2 управл ющих сигналов, блок 3 коммутации, блок 4 посто нной пам ти блок 5 оперативной пам ти, блок 6 сопр жени , вычислитель 7 числа фрагментов изображени , вычислитель 8 номеров фрагментов изображени  и формирователь 9 адреса с соответствующими св з ми. Введение блока 3 коммутации, формировател  7 числа фрагментов, вычислител  8 номеров фрагментов и формировател  9 начального адреса позволило повысить быстродействие устройства за счет аппаратурной поддержки режима формировани  многооконной графической информации. 7 ил.

Description

СЛ

Ч

кл

Фиг.1

Изобретение относитс  к вычислительной технике и может быть использовано дл  реализации многооконной машинной графики .

Цель изобретени  - повышение быстродействи  устройства,

На фиг.1 изображена блок-схема предлагаемого устройства; на фиг.2 - структура блока коммутации; на фиг.З - вычислитель числа фрагментов изображени ; на фиг.4 - вычислитель номеров фрагментов изображени ; на фиг.5 - формирователь адреса; на фиг.6 - формирователь управл ющих сигналов; на фиг.7 - блок сопр жени .

Устройство содержит блок 1 управлени , формирователь 2 управл ющих сигналов , блок 3 коммутации, блок 4 посто нной пам ти, блок 5 оперативной пам ти, блок 6 сопр жени , вычислитель 7 числа фрагментов изображени , вычислитель 8 номеров фрагментов изображени , формирователь 9 адреса, группу 10 информационных входов, группу 11 выходов, первый управл ющий вход 12, вход 13 синхронизации, входы-выходы 14 и второй управл ющий вход 15.

БлокЗ коммутации содержит регистр 16 командной информации, счетчик 17, первый демультиплексор 18, группу 19 регистров 20i - 20П ввода, причем входы 21-25  вл ютс  соответственно третьей группой информационных, первой группой управл ющих , первой и второй группой информационных и второй группой управл ющих входов блока, объединенные синхровходы регистра 16, счетчика 17 и первого демуль- типлексора 18  вл ютс  синхровходом блока , выходы 26 - 28  вл ютс  соответственно первой, второй и третьей группой выходов блока коммутации.

Вычислитель 7 числа фрагментов изображени  содержит регистры 29 и 30 соответственно старшей и младшей тетрады, формирователь 31 числа фра ментов по горизонтали , включающий в себ  элементы ИЛИ-НЕ 32i - 32з и первый элемент И 33, причем вход 34  вл етс  группой информационных входов, объединенные синхровходы регистров 29 и 30  вл ютс  сиНхров- ходом, а выход 35 - группой выходов формировател .

Вычислитель 8 номеров фрагментов изображени  содержит регистр 36 требовани  фрагментов, блок 37 выбора тетраты, регистр 38 тетрады, второй демультиплексор 39, первый 40, второй 41, третий 42 и четвертый 43 определители номеров фрагментов , мультиплексор 44, вторую 45 и первую 46 группы информационных входов, группу 47 выходов, второй элемент И 48, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 49,

первую группу элементов ИЛИ 50i - 504, вторую группу элементов ИЛИ 511 - 514, первую группу элементов И 52i - 524, первую группу элементов НЕ 53i - 53з, третий

54, четвертый 55 и п тый 56 элементы И, вторую 57i - 574 и третью 58i - 58з группы элементов И, элементы НЕ 59i и 592, шестой 60 и седьмой 61 элементы И, элементы ИЛИ 62i и 622, четвертую 63i - 634 и п тую 64ч и

0 64а группы элементов И, первый элемент 65 НЕ, восьмой элемент 66 И, первый элемент ИЛИ 67, элементы И 681 - 683, дев тый 69 и дес тый 70 элементы И, причем объединенные синхровходы блоков 38, 39 и 44  вл ют5 с  синхровходом блока 8.

Формирователь 9 адреса содержит регистр 71 номеров фрагментов, блок 72 выбора р да, регистр 73 р да, блок 74 формировани  адреса, группу 75 информа0 ционных входов, группу 76 выходов, второй элемент ИЛИ 77, второй элемент НЕ 78 седьмую 791 - 794 и восьмую 80i - 804 группы элементов И, элементы ИЛИ 81 ч - 814, элементы НЕ 821 - 82з, одиннадцатый 83,

5 двенадцатый 84 и тринадцатый 85 элементы И и элементы ИЛИ 86i и 862, причем объединенные синхровходы блоков 71 и 73  вл ютс  синхровходом формировател .

Формирователь 2 управл ющих сигна0 лов содержит первый 87, второй 88, третий 89, четвертый 90, п тый 91 и шестой 92 триггеры , шестую 93i и 932 и седьмую 94i и 942 группы элементовИЛИ, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 95, четырнадцатый 96 vi

5 п тнадцатый 97 элементы И, первый стро- бирующий вход 98, группу 99 информац он- ных входов, вход 100 записи, второй стробирующий вход 101, группу 102 адресных входов, синхровход 103, управл ющий

0 вход 104, второй 105, третий 106, четвертый 107 и первый 108 выходы, а также группу 109 выходов,

Блок 6 сопр жени  содержит программируемый параллельный интерфейс 110,

5 первый 111, второй 112 и третий 113 буферные регистры, группу 114 адресных входов, вторую группу 115 информационных входов-выходов , вход 116 сигналов считывани , вход 117 сигналов записи, первую

0 группу 118 информационных входов-выходов и синхровход 119.

Устройство работает следующим образом .

Основным блоком устройства  вл етс 

5 блок 1 управлени , реализованный на базе микропроцессора и регулирующий процесс обмена информацией, При этом рабоча  область изображени  разбиваетс  на N одинаковых по размерам областей, расположенных в два р да и именуемых фрагментами . Фрагменты имеют собственные номера и в определенный момент времени могут принадлежать только одному окну либо быть не зан тыми. Окно может занимать целое число фрагментов - от одного до N. Дл  создани  окна требуетс  некотора  командна  информаци , дл  обработки которой , а также дл  хранени , учета и контрол  информации о созданных ранее и создаваемых окнах служит устройство. Первоначально в блок 3 коммутации от внешнего контроллера пр мого доступа к пам ти поступает командна  информаци  создаваемого окна, котора  записываетс  в карту пам ти изображени , хран щуюс  в блоке 5 оперативной пам ти. В свою очередь карта пам ти изображени  содержит карты окон изображени .

Блок 3 коммутации служит как дл  записи информации в карту окна полиэкрана, так и дл  передачи параметров разворачиваемого окна, что позвол ет ускорить обмен данными по сравнению с программным способом обмена.

8 регистр 16 командной информации поступают данные от контроллера пр мого доступа и пам ти, эти данные затем записываютс  по адресам, сформированным счетчиком 17, в блок 5 оперативной пам ти. Эти же данные поступают на информационные входы первого демультиплексора 18, управл емого четырьм  младшими разр дами счетчика 17. В зависимости от кода, представл емого на управл ющих входах первого демультиплексора 18, выбираетс  соответствующий регистр 20 ввода. Тем самым осуществл етс  распараллеливание двух процессов:

запись информации в карту окна изображени ;

запись параметров окна в группу 19 регистров 20 ввода.

Если окно было ранее создано и его необходимо развернуть, то из карты окна изображени  на первую группу входов 23 параметрической информации поступают данные из блока 5 оперативной пам ти. Далее эти данные поступают на информационную группу демультиплексора 18, управление работой которого осуществл етс  данными, поступающими на вход 25 от блока 1 управлени .

В блоке 3 через входы 24 передаетс  установочное значение счетчика 17 от блока 6. Через входы 22 передаютс  от формировател  2 сигналы занесени  информации в счетчик 17 блока 3 и обнуление счетчика 17.

Вычислитель 7 служит дл  создани  требований в фрагментах, необходимых дл  создани  окон.

В регистр 29 старшей тетрады из блока 6 поступает информаци  о границе фрагментов в количестве точек строки, а в регистр 30 младшей тетрады 30 из того же

5 блока 6 поступает информаци  о границе фрагментов по количеству строк.

Формирователь 31, получив информацию о границе фрагментов по точкам строки , преобразует ее в тетраду данных,

0 содержащих требование в количестве фрагментов по горизонтали.

Границы фрагментов по точкам строки могут принимать следующие значени : 80io(50i6): 160ю (A0i6); 240ю(01б);

5 320ю (0140ie).

Дл  первого случа  формирователь 31 выбирает один фрагмент, дл  второго случа  -два фрагмента, дл  третьего -три и дл  четвертого - четыре фрагмента или целый

0 р д. Дл  исключени  избыточности на вход формировател  31 из регистра 29 поступает старша  тетрада младшего байта границы фрагмента по количеству точек строки. Если обозначить разр ды тетрады границы фраг5 ментов через Qs Q Qe Qs, а разр ды тетрады , получаемой на выходе формировател  31, через Ze Z Ze Zs, то работа блока 31 осуществл етс  в соответствии с логическими выражени ми:

ТП37;25

0 Ze QS + Qe: Z Qy-Qe, Ze Qs

- LJ8

Границы фрагментов по количеству строк могут принимать следующие значени : 90ю(5А1б}; 180ю(В41б).

5В первом случае будет выбран один р д

экрана, а во втором - два р да.

Вычислитель 8 служат дл  получени  номеров фрагментов, занимаемых создаваемым окном.

0В регистр 36 требовани  фрагментов

записываетс  результат работы вычислител  7, в результате чего в блок 37 выбора тетрады поступает информаци  о номерах незан тых фрагментов. Блок37осуществл 5 ет выбор тетрады информации о номерах незан тых фрагментов, еслх содержитс  требование одного о да фрагментов .-.зо- бражени  или позвол ет получить промежуточную тетраду в случае, если: разво- ,

0 рачиваемое окно хочет зан ть фрагменты двух р дов. Информаци  с выходов блока 37 записываетс  в регистр 38 тетрады, откуда поступает на информационные входы второго демультиплексора 39, управление

5 работой которого осуществл ет код, получаемый с четырех старших разр дов регистра 36. В результате промежуточна  тетрада попадает на вход одного из определителей 40 - 43 номеров фрагментов. В том Cflysae, когда возникает требование в одном фрагменте и одного либо двух р дов начинает функционировать определитель 40, когда возникает требование в двух фрагментах одного либо двух р дов изображени  начинает работать определитель 41, когда возникает требование в трех фрагментах одного либо двух р дов начинает работать определитель 42, и наконец функционирует определитель 43 в том случае, когда есть требование одного р да либо всей рабочей области полиэкрана. Если обозначить промежуточную тетраду через СИ 02 Оз 04, второй разр д регистра требовани  фрагментов - через Об, получаемый байт на выходе формирователей - через Z$ Z Ze Zs Z4 Zs Z2 Zi, то логические выражени  дл  построени  функциональной схемы каждого из формирователей имеют следующий вид. Дн  определител  40:

Zi Qi;Z2 Qi-Q2;Z3 QrQ2-Q3; ZA QrQ2 -Оз -04; Z5 QrQs; Ze Z2 -Q5;Z7 Zs- Qs;Z8 Z4-Q5.

Дл  определител  41:

, Z2 Zi + (Q2-Q3) -(QrQ2):Z3 ZA + ZrQ2-Q3; Z4 Zr (Q2-ОзНОз-04); Zs Z rOs: Ze Z2- Qs; Zi Zs -Qs; Za

Z4 -Q5.

Дл  определител  42:

Q21 Q3iZ2 Qs- U4 -Zi + Z2; Z4 - 02-Q3-Q4-Zi; Zs Zi -Qs; Ze Z7 Zz-Qs: Za /a Qc

П.л  определител  43:

Zi Л - /3 Z4 QrQ2 -03-04; Zs Z6 Z - 7.8 Zi -Qs.

Выходы определителей номеров фрагментов подключены к входам мультиплексо- ра 44, на управл ющие входы которого поступает код с трех младших разр дов старшей тетрады регистра 36.

Формирователь 9 адреса буфера экранной пам ти получает информацию о номе- pax занимаемых фрагментов создаваемого окна и определ ет байт физического адреса в пам ти изображени  верхнего левого элемента окна. Точка, записанна  по этому адресу в пам ти экрана, изобразитс  в верхнем левом углу окна.

Блок 72 выбора р да осуществл ет выбор одного из р дов, где первый р д описываетс  младшей тетрадой, а старша  тетрада описывает второй р д. Каждый из фрагмен- тов имеет закрепленный за собой номер, а начальный адрес буфера экранной пам ти непосредственно св зан с начальным адресом фрагмента окна, имеющего наимень0

5

i

0

5

5

0

0

5 0

5

ший номер. Поэтому, если младша  тетрада отлична от нол , то блок 72 выберет ее, в противном случае выбор будет сделан в пользу старшей тетрады регистра 71 номеров фрагментов. На вход формировател  74 адреса поступает информаци  из регистра 73 р да, а также однобитова  маска из блока 72. Если обозначить через Qi Q2 Оз CU тетраду , получаемую из регистра 73 р да и через Qs маску, получаемую из блока 72, а через Ze 2.1 Z& Zs ZA Zs Z2 Zi байт физического адреса, получаемого на выходах 76 формировател  74, то логические выражени  построени  формировател  имеют следующий вид:

Zi Z2 Оз, Zs .Qi;Q2; Z4 QrQrQa-CU; Zs QrQi + Z4; Ze Qi-Q2 + ZA Zi Ze Qs.

Если маска равна нулю и полученный на выходах 76 формировател  74 байт отличен от нол , то блок 1 управлени  дл  получени  двухбайтного физического адреса выполн ет операцию сложени  с базовым адресом 0000 содержимого байта, если же маска равна единице и байт также отличен от нол , то физический адрес будет получен путем сложени  блоком 1 управлени  этого байта с базовым адресом 0260. Таким образом, получаемый на выходах 76 формировател  74 байт  вл етс  смещением соответствующего базового адреса.

Дл  организации работы блока 1 управлени  с остальными блоками предназначен формирователь 2 управл ющих сигналов, в котором производ тс  выработки управл ющих сигналов, позвол ющих осуществить функционирование микропроцессорной системы . Такими сигналами  вл ютс  следующие: ЗПЗУ, ЗПВВ, ЧТВВ, ЧТЗУ и р д других. На информационные входы триггеров 87 - 89 поступает код слова состо ни  микропроцессора (МП), который записываетс  по синхросигналу с второго выхода блока 1, поступающего на вход 100 формировател  2. Элементы ИЛИ 93 на основании состо ни  триггера 87 и первого выхода блока 1, поступающего на вход 98, вырабатывают сигналы ЗПЗУ (выход 105) и ЗПВВ (выход 106). Элементы ИЛИ 94 вырабатывают сигналы ЧТВВ (выход 107) и ЧТЗУ (выход 108) на основании состо ний триггеров 88 и 89 и управл ющего сигнала на входе 101, поступающего с п того выхода блока 1.

На входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 95 по адресной шине (входы 102) поступает младша  часть адреса. Выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ вместе с сигналами от старшей части адреса, выходом триггера 92 подаетс  на информационный вход триггера 92, на

второй вход которого поступает синхросигнал (вход 103). Пр мой выход триггера 92 вырабатывает сигнал обнулени  счетчика 17 в блоке 3. Сигнал занесени  информации в

счетчик 17 вырабатываетс  с инверсного выхода триггера 91, на информационный вход которого поступает сигнал с выхода элемента И 97. На входы элемента И 97 поступает сигнал с инверсного выхода триггера 90 и сигнал подтверждение сигнала захвата шины данных (вход 104).

Дл  организации информационного обмена данными (как между блоками микропроцессорной системы контроллера, так и самым контроллером полиэкрана и объектом более высокого уровн ) предназначен блок 6 сопр жени .

В блоке 6 группа 115 входов-выходов данных подключена к шине данных МП. Параллельный интерфейс 110 осуществл ет св зь с управл емой микро-ЭВМ через первую группу 118 информационных входов- выходов и с блоками контроллера через вторую группу 115 информационных входов-выходов . Сигналы ЧТВВ и ЗПВВ дл  управлени  чтением и записью по шинам (группам информационных входов-выходов) 118 и 115 поступают от формировател  2 по входам 116 и 117.

Буферный регистр 111 служит дл  передачи установочных значений в блок 3 дл  счетчика 17. Буферный регистр 112 служит дл  передачи информации о границе фрагментов в регистры 29 и 30 старшей и младшей тетрады блока 7. Буферный регистр 113 передает информацию о номерах свободных фрагментов в блок 37 выбора тетрады. При обмене с блоками 3, 7 и 8 указанные буферные регистры  вл ютс  портами ввода , а при обмене с МП - портами вывода.

Использование предлагаемого устройства (по сравнению с известными) повышает быстродействие по реализации функций многооконной машинной графики и  вл етс  аппаратной поддержкой интерактивного режима работы ЭВМ.

Claims (1)

1. Формула изобретени 

   Устройство дл  формировани  изображени , содержащее блоки посто нной и оперативной пам ти, блок сопр жени , формирователь управл ющих сигналов и блок управлени , первый, второй, третий и четвертый выходы которого соединены соответственно с первым стробирующим входом , входом управлени  записью, вторым стробирующим входом и управл ющим входом формировател  управл ющих сигналов , первый выход которого подключен к входам управлени  считыванием блоков посто нной и оперативной пам ти, а второй,

   5

   10

   15

   20

   25

   30

   35

   40

   45

   50

   5

   третий и четвертый выходы соединены соответственно с входом управлени  записью блока оперативной пам ти и входами управлени  записью и считыванием блока сопр жени , информационные входы-выходы первой группы которого  вл ютс  входами- выходами устройства, а информационные входы-выходы второй группы соединены с входами-выходами группы блока оперативной пам ти, выходами группы блока посто нной пам ти, информационными входами группы формировател  управл ющих сигналов и выходами первой группы блока управлени , выходы второй группы которого соединены с адресными входами группы блоков оперативной и посто нной пам ти, блока сопр жени  и формировател  управл ющих сигналов, синхровход которого соединен с синхровходами блоков управлени  и сопр жени  и  вл етс  синхровходом устройства , первым и вторым управл ющими входами которого  вл ютс  соответственно входы сигналов сброса и запроса блока управлени , отличающеес  тем, что, с целью повышени  быстродействи  устройства , оно содержат вычислитель числа фрагментов изображени , вычислитель номеров фрагментов изображени , формирователь адреса, блок коммутации, управл ющие входы первой и второй группы которого подключены соответственно к выходам групп.) формировател  управл ющих сигналов i- выходом второй группы блока упрагч н1 - выходы первой группы и информациенн1 е входы первой группы блока коммутации подключены к входам-выходам группы блс ка оперативной пам ти, а выходы вюрсй группы - к адресным входам группы формировател  управл ющих спп а,ов и бло г оперативной пам ти, синхровход Ьл.-з коммутации соединен с синхровходами вычислител  числа фрагментов изображени  формировател  адреса и вычислител  HC ров фрагментов изображени  и к синхровходу устройства, выходы гг0п и вычислител  числа фрагментов изображени  соединены с информационными ми первой группы вычислител  номеров фрагментов изображени , выходы групгм которого подключены к информационном входам группы формировател  адреса, выходы группы которого соединены с выходами группы и информационными входами второй группы вычислител  номеров фрагментов изображени , информационными входами группы вычислител  числа фраг-, ментов изображени , входами-х,ходами второй группы блока сопр жени  и информационными входами второй грулпь. блока коммутации, информационные зходы

   третьей группы которого  вл ютс  инфор- ми которого  вл ютс  выходы третьей мационными входами устройства, выхода-группы блока коммутации.

   V4tf от. 6/iQK.a. В

   от Ахода- Y/J

   53j S3z

   Ф vf

   JLJ

   Сд

   Я

   V

   57ц

   3C

   W &V |/

   57j J72 57f

   44

   i/ Ф Ф

   i ; i it, i

   9 ,5

   i r

   I j Iffgg I Mi

   т г

   от SnoK.0. 7

   42

   -

   r

   70

   |Ґ

   т г

   w с

   Фаг А

   ГОР 10J

   Ч0Ъ

   юг.

   От бхода /J

   103

   От f/fffffa f

   Wf

   zQ-S-

   + 105 К 6/1 он у 5

   10f

   К 6локу 6

   107)

   Ю8 Кблокап Ъ,5

   109

   К блоку 3

   Вход М.

   т

   по

   гЈ

   115

   От блока 1

   т

   От блока 1

   111

   r4J

   Вход

   $ т

   блока 2

   т

   7

   Н h

   К блоку 1

   112

   гЈ

   Фиг. 7