JPS62109194U - - Google Patents
Info
- Publication number
- JPS62109194U JPS62109194U JP19937285U JP19937285U JPS62109194U JP S62109194 U JPS62109194 U JP S62109194U JP 19937285 U JP19937285 U JP 19937285U JP 19937285 U JP19937285 U JP 19937285U JP S62109194 U JPS62109194 U JP S62109194U
- Authority
- JP
- Japan
- Prior art keywords
- data
- display
- signal
- outputting
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 1
Description
第１図は本考案の一実施例の構成を示すブロツ
クダイアグラムである。第２図は現在の表示画面
を表示用メモリ内に格納するときのキー操作と表
示画面の移り変りを表す図である。第３図は格納
した画面データを参照したいときのキー操作と、
そのときの表示画面の移り変りを示す。 １…ＣＰＵ、２…主メモリ、３…表示用メモリ
、４…表示用アドレス装置、５…マルチプレクサ
、６…データバスユニツト、７…キヤラクタジエ
ネレータ、８…デコーダ、９…フリツプフロツプ
。
クダイアグラムである。第２図は現在の表示画面
を表示用メモリ内に格納するときのキー操作と表
示画面の移り変りを表す図である。第３図は格納
した画面データを参照したいときのキー操作と、
そのときの表示画面の移り変りを示す。 １…ＣＰＵ、２…主メモリ、３…表示用メモリ
、４…表示用アドレス装置、５…マルチプレクサ
、６…データバスユニツト、７…キヤラクタジエ
ネレータ、８…デコーダ、９…フリツプフロツプ
。
Claims (1)
- データを記憶している主メモリと、および表示
用アドレスを出力するための表示用アドレス装置
とを有する表示装置において、表示データを格納
するための複数の表示用メモリからなり、前記各
表示用メモリは個別に書込み読出し制御信号によ
つて、データの書込み読出しが制御されている記
憶手段と、表示用メモリを選択する命令に従つて
、前記記憶手段内の複数の表示用メモリの中から
、データの表示または格納に使用される表示用メ
モリを選択するための制御信号を出力し、前記記
憶手段内の各表示用メモリのデータの書込み読出
しを制御する前記書込み読出し制御信号を出力し
、前記主メモリと前記記憶手段との間でデータの
転送があるときは、データの流れを制御する信号
と、前記記憶手段にアドレス信号を出力するため
の制御手段と、前記選択制御信号に従つて、前記
制御手段および前記表示用アドレス装置から入力
されたアドレス信号を前記命令によつて指定され
た表示用メモリに出力し、必要に応じて現在デー
タの表示に使用されている表示用メモリにも前記
アドレス信号を出力するためのアドレス手段と、
および前記データの流れを制御する信号に従つて
、データの流れを制御するデータ出力制御手段か
らなることを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19937285U JPS62109194U (ja) | 1985-12-27 | 1985-12-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19937285U JPS62109194U (ja) | 1985-12-27 | 1985-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62109194U true JPS62109194U (ja) | 1987-07-11 |
Family
ID=31160931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19937285U Pending JPS62109194U (ja) | 1985-12-27 | 1985-12-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62109194U (ja) |
-
1985
- 1985-12-27 JP JP19937285U patent/JPS62109194U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62109194U (ja) | ||
| JPS633317B2 (ja) | ||
| JP3131918B2 (ja) | メモリ装置 | |
| JP2507103B2 (ja) | メモリシステム | |
| JPS6378478U (ja) | ||
| JPS5828588B2 (ja) | グラフイツクヒヨウジホウシキ | |
| JPS59114655A (ja) | デ−タ転送装置 | |
| JPS63107042U (ja) | ||
| JPH0280399U (ja) | ||
| JPS6145278A (ja) | 表示制御方式 | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JPH03288194A (ja) | カーソル記憶制御回路 | |
| JPS6231382B2 (ja) | ||
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPH0283760A (ja) | Ｉ／ｏアドレス変換機構 | |
| JPS61109092A (ja) | 記憶制御方式 | |
| JPH01151497U (ja) | ||
| JPS60164260U (ja) | 漢字入力装置 | |
| JPH022751U (ja) | ||
| JPS59113841U (ja) | 主記憶構成制御装置 | |
| JPS6418364U (ja) | ||
| JPS63118646U (ja) | ||
| JPS6160352U (ja) | ||
| JPH01120253U (ja) | ||
| JPH0235242U (ja) |