JPS59114655A - デ−タ転送装置 - Google Patents

デ−タ転送装置

Info

Publication number
JPS59114655A
JPS59114655A JP22471782A JP22471782A JPS59114655A JP S59114655 A JPS59114655 A JP S59114655A JP 22471782 A JP22471782 A JP 22471782A JP 22471782 A JP22471782 A JP 22471782A JP S59114655 A JPS59114655 A JP S59114655A
Authority
JP
Japan
Prior art keywords
data
storage device
address
memory
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22471782A
Other languages
English (en)
Inventor
Yoshiaki Koizumi
小泉 義明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP22471782A priority Critical patent/JPS59114655A/ja
Publication of JPS59114655A publication Critical patent/JPS59114655A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ転送装置に関する。
従来、この種のデータ転送装置は、中央処理装置の指示
により記憶装置内に格納されているデータを 連続アド
レスデータとしてdw力装置へ転送するため、或は、m
xh技置装ら連続アドレス読出タとして記憶装置へと転
送するために主に使用されている。
従って、1文字ごとに格納アドレスを変更して転送する
(とは非常に難しく、もし、1文字ごとに制御して転送
するためには中央処理装置が1文字づつ制御しなけれi
ならず、中央処理装置の負荷が増加してしまうという欠
点がある。
本発明の目的は、上記の従来装置の欠点を除去し中央処
理装置の負荷を軽減して1文字毎に制御して転送するこ
とができるデータ転送装置を提供することにある。
本発明の装置は、第一の記憶装置から第二の記憶装置に
データを転送するデータ転送装置において、中央処理装
置から供給される転送部べきデータが格納されている第
一の記憶装置のアドレスと該データを格納すべき第二の
記憶装置のアドレスとの転送単位データ毎の対応表を記
憶する記憶手段と、前記第一の記憶装置の転送すべきデ
ータの読出し開始アドレスの前記中央処理装置からの供
給に応答して前記第一の記憶装置に読出しアドレスを前
記転送単位データ毎に供給する読出しアドレス発生供給
手段と、前記読出し開始アドレスの供給に応答して前記
記憶手段から前記第一の記憶装置の読出しアドレスに対
応する前記第二の記憶装置のアドレスを読出し該アドレ
スを第二の記憶装置に書込みアドレスとして供給するア
ドレス読出し供給手段とを含む。
次に本発明について図面を参照して詳細に説明する。
第1図は本発明の一実施例を示すブロック因である。本
発明の一実施例は記憶装置2から記憶装置3ヘデータ転
送を行なうデータ転送部5と、記憶装置2から読みだす
データの開始アドレスとデータ量と該データを記憶装置
3に格納子べきアドレスとの供給をうけ記憶装置2に読
取アドレスを記憶装置3に書込みアドレスを供給しかつ
データ転送部5に読取り書込み開始信号全供給するデー
タ転送制御部6とを含む。
第2図はデータ転送格納動作の説明図で一例として横書
き形式で格納されているデータを縦書き形式に変換する
例を示している。データの格納状態の表示を記憶装置2
により説明する。記憶装置2の各コマの右上の小さな数
字はアドレスを示し大きな文字または数字等は格納され
ているデータを示す。したがって12番地には「つ」な
るデータが格納されていることを示す。格納アドレステ
ーブル65の表示もこれによっている。
第1図および第2図を参照して記憶装置2に格納してい
るデータ群を配置がえして記憶装置3に格納する際の実
施例の動作を説明する。データ群の最初のデータが格納
されている記憶装置2の中のアドレス「0番地」と、デ
ータ群の長さ「25文字」と、記憶装置2のデータ群の
各文字をそれぞれ格納する記憶装置3のアドレスを各文
字の読出し順に対応して表示している格納アドレステー
ブルとが中央処理装置1からデータ転送装置4に供給さ
れる。
データ転送制御部6においては制御ロジック61は中央
処理装置1からの前記供給に応答してアドレスカウンタ
63を作動せしめアドレスカウンタ63は制御ロジック
61の指示の供給の度毎に連続せるアドレス(O〜24
)を次々に格納アドレステーブルメモリ65に供給し中
央処理装置lから供給される格納アドレステーブルを順
に格納アドレステーブルメモリ65に書込む。第2図の
格納アドレステーブルメモリ65にその書き込まれた状
態が示されている。すなわち、格納アドレステーブルメ
モリ6508番地には9番目に記憶装置2から読出され
たデータは記憶装置3の18番地に格納するという情報
が格納されている。
上記の格納アドレステーブルの書込みが終了すると、制
御ロジツク61はアドレスカウンタ62を作動させアド
レスカウンタ62は中央処理装置lから供給された転送
すべきデータ群の読出し開始番地に基づいて連続したア
ドレスを制御ロジック61の指示の供給の度毎に記憶装
置2に供給し一文字づつデータの読出しを開始する。
ツク52が作動し、記憶装置2から供給されるデ答して
リードライトロジック53が作動し、リードライトレジ
スタ51に格納されているデータをカウンタ63にも供
給され、その度毎にアドレスカウンタ63は格納アドレ
ステーブルメモリ65に連続せるアドレスを供給し格納
アドレステープルメモリ65からデータを読み出す。こ
のデータは前記のように”      −゛    記
憶装置2から読み出したデータを格納すべき記憶装置3
のアドレスを示すデータであり、記憶装置3に供給され
る。
記憶装置3は前記の供給されたアドレスデータの指示す
るアドレスにリードライトレジスタ51から供給される
データ金格納する。
このようにして第2図に示す記憶装置2に格納されてい
る横書き形式のデータが格納アドレステーブルメモリ6
5にある中央処理装置1からの格納アドレステーブルの
指示により記憶装置3に縦書き形式に格納できる。
本実施例ではかくして初期に中央処理装置lから所定の
データの供給金うけるだけでその後は中央処理装置1の
助けをかりることなくデータの転送を指定された配列が
えをして行なうことができる。
以上のように本発明には中央処理装置の負荷を大巾に軽
減してデータの転送を指定された配列がえをして行なう
ことができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
データ転送格納動作の説明図である。 図において、1・・・・・・中央処理装置、2,3・・
・・・・記憶装置、4・・・・・・データ転送装置、5
・・・・・・データ転送部%6・・・・・・データ転送
制御部、51・・・・・・リードライトレジスフ、52
.53・・・・・・リードライトロジック、61・・・
・・・制御ロジック、62,63・・・・・・アドレス
カウンタ、65・・・・・・格納アドレステーブル。 半1fI 寮Z回

Claims (1)

  1. 【特許請求の範囲】 第一の記憶装置から第二の記憶装置にデータを転送する
    データ転送装置において。 中央処理装置から供給される転送すべきデ“−タが格納
    されている第一の記憶装置のアドレスと該データを格納
    すべき第二の記憶装置のアドレスとの転送単位データ毎
    の対応表を記憶する記憶手段を。 前記第一の記憶装置の転送すべきデータの読出し開始ア
    ドレスの前記中央処理装置からの供給に応答して前記第
    一の記憶装置に読出しアドレスを前記転送単位データ毎
    に供給する読出しアドレス発生供給手段と、 前記読出し開始アドレスの供給に応答して前記記憶手段
    から前記第一の記憶装置の読出レアドレスに対応する前
    記第二の記憶装置のアドレスを読出し該アドレスを第二
    の記憶装置に書込みアドレスとして供給するアドレス読
    出し供給手段とを含むこと全特徴とするデータ転送装置
JP22471782A 1982-12-21 1982-12-21 デ−タ転送装置 Pending JPS59114655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22471782A JPS59114655A (ja) 1982-12-21 1982-12-21 デ−タ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22471782A JPS59114655A (ja) 1982-12-21 1982-12-21 デ−タ転送装置

Publications (1)

Publication Number Publication Date
JPS59114655A true JPS59114655A (ja) 1984-07-02

Family

ID=16818140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22471782A Pending JPS59114655A (ja) 1982-12-21 1982-12-21 デ−タ転送装置

Country Status (1)

Country Link
JP (1) JPS59114655A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626373A (ja) * 1985-07-03 1987-01-13 Hitachi Ltd ベクトル制御方式
JPS62191949A (ja) * 1986-02-19 1987-08-22 Mitsubishi Electric Corp 補助記億装置
JPS6459559A (en) * 1987-08-31 1989-03-07 Fanuc Ltd Dma control system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626373A (ja) * 1985-07-03 1987-01-13 Hitachi Ltd ベクトル制御方式
JPS62191949A (ja) * 1986-02-19 1987-08-22 Mitsubishi Electric Corp 補助記億装置
JPS6459559A (en) * 1987-08-31 1989-03-07 Fanuc Ltd Dma control system

Similar Documents

Publication Publication Date Title
JPS6473470A (en) Image processing system and processing of pixel data thereof
JPS6065847U (ja) メモリー・コントローラ用指令スタツク装置
JPS61249086A (ja) 隣接表示区域の画像表示装置
JPS59114655A (ja) デ−タ転送装置
JPS5821272B2 (ja) モジパタ−ンハツセイソウチ
JPS60217387A (ja) Crt表示装置
JPS6138987A (ja) Crt制御装置
JPH0373913B2 (ja)
JPS58184188A (ja) デイスプレイデ−タの読み出し・書き込み方式
JPH03288194A (ja) カーソル記憶制御回路
JPS5533282A (en) Buffer control system
JPS62293288A (ja) 文字パタ−ン転送方式
JPS60196793A (ja) 画像表示装置
JPS63171850U (ja)
JPS6186825A (ja) キ−ボ−ド入力装置
JPH05274870A (ja) 画像用メモリ装置
JPS6346862B2 (ja)
JPS6023888A (ja) デイスプレイ制御装置
JPH02136291U (ja)
JPH0343792A (ja) 文字表示装置
JPH05297851A (ja) 表示制御装置
JPH04195355A (ja) ダイレクトメモリアクセス装置
JPS6476282A (en) Interactive graphic processor
JPS60129786A (ja) 画像メモリ装置
JPS6188292A (ja) デイスプレイ制御装置