JPS6188292A - デイスプレイ制御装置 - Google Patents

デイスプレイ制御装置

Info

Publication number
JPS6188292A
JPS6188292A JP59210753A JP21075384A JPS6188292A JP S6188292 A JPS6188292 A JP S6188292A JP 59210753 A JP59210753 A JP 59210753A JP 21075384 A JP21075384 A JP 21075384A JP S6188292 A JPS6188292 A JP S6188292A
Authority
JP
Japan
Prior art keywords
address
data
processor
memory
pattern data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59210753A
Other languages
English (en)
Inventor
疋田 勝士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59210753A priority Critical patent/JPS6188292A/ja
Publication of JPS6188292A publication Critical patent/JPS6188292A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は文字パターン用7オントメモリを有するビット
マツブト方式のディスプレイ制御装置に関する。
(従来の技術) 従来この棟のディスプレイ制御装置では文字パターン用
フォントメモリをアクセスする場合文字コードに対応す
るフォントメモリ内の一群のパターンデータをアクセス
するアドレスレジスタと該一群のパターンデータ内の1
つのパターンデータをアクセスするアドレスレジスタと
を持ち、これらのアドレスレジスタに同時にまたは須次
にアドレス情報をセットし、その情報によって指定され
たパターンデータを引取)、ビデオメモリに書込む。そ
してこれらの動作(アドレス情報のセット。
データの引取り)を繰返して、文字コードに対応する一
群のパターンデータ全部を引取シ、ビデオメモリに書込
むことにより、ディスプレイ画面に文字を表示させてい
る。
しかして前記一群のパターンデータをアクセス 5する
だめのアドレスは文字コードにより与えられ、一群のパ
ターンデータ内の一つのパターンをアクセスするだめの
アドレスはCPUによす主3己億から読み出されデータ
バスを介してアドレスレジスタにセットされる。このた
め文字コードに対応す〕るパターンデータを読出すには
主起厖からのアドレス情報をd出しこれによりフォント
メモリカラ一つのパターンデータを読出し、この繰返し
で一群のパターンデータを読出しておジ読出し時間が長
くかかるという欠点がある。
他の改良された方法では一群のパターンデータ内の一つ
のパターンをアクセスする毎にカウントアツプされるア
ドレスカウンタをディスプレイ制御装置内に新たに設け
そのカウンタによって一群のパターンデータを順次I1
0ポート又はメモリのある指定のアドレスのデータとし
て読出すことができるようにしたものもある。しかしこ
の場合でもCPUのI10命令とブランチ命令あるいは
CPUのメモリアクセス命令とブランチ命令の繰返しに
よって抗出すため効率の良いアクセス方法ではなくまた
新たにアドレスカウンタを必要とするという欠点がある
(発明の目的) 本発明の目的は文字パターン用フォントメモリ内の文字
コードに対応する一群のパターンデータをCPUのアド
レス空間特に連続したアドレス空間に配置し、CPUの
メモリアクセス命令で読出せるようにするととによシ、
読出し時間を格段にEi JiJできるビットマツブト
方式のディスプレイ制御装置を提供することにある。
(問題点を解決するための手段) 本発明の装置は1表示画面の1ドツトを1ビットに対応
させて文字パターンデータを記憶し読出し信号の供給を
うけて対応する文字パターンデータをプロセッサのデー
タバスに出力する7オントメモリと、前記プロセッサの
データバスを介して供給される文字コードを一時格納す
るレジスタ手段と、プロセッサのアドレスバスを介して
供給されるアドレスデータと前記レジスタ手段から供給
される文字コードとの供給を受けて前記フォント5メモ
リに格納されている対応する文字パターンデータt−a
み出す前記読出し信号を発生するアドレスデコード手段
とを含み、前記プロセッサのアドレスバスを介して供給
されるアドレスデータは前記プロセッサのメモリアドレ
ス空間内の特定の連0続したメモリアドレス空間のアド
レスデータであるように構成される。
(実施例) 次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図でiある。
第1図のディスプレイ制御装置は、非漢字および漢字文
字パターンを格納する7オ/トメモリlと、文字コード
を格納するための文字コードレジスタ2とフォントメモ
リ1内の文字コードに対応する一群の文字パターンおよ
びその中の一つのパターンをアクセスするためのアドレ
スデコーダ回路3とを有す。
ディスプレイ制御装置はさらにディスプレイ装置への表
示のためのビデオメモリその他表示制御に必要な憬器を
含むが本実施例の説明には関係がないのでM1図では図
示を省略しである。また第1図には本SA施例のディス
プレイ制御装置とプロセッサおよび主起厖との関係を明
確にするためにプロセッサ4と主起は5とを図示しであ
る。図示のようにアドレスデコーダ3はアドレスバス7
に接続され、フォントメモリ1のデータ出力線はデータ
バス6に接続されている。
フォントメモリ1はディスプレイ装置の画面の1ドツト
をフォントメモリの1ビットに対応させて文字パターン
を記憶している。1つの文字パターンを’、DI成する
一群のパターンデータは文字コードによυアドレスされ
一群のデータを構成する1つ1つのバタ・−ンデータは
一群のデータ内のアドレスを特定することにより読出さ
れる。第2図に1例として1文字パターンである” A
 ”を8x8ビットの情報としてフォントメモリに格納
されている状態が図示しである。文字コードによシ第2
図の左上の先頭アドレスが確定し、以下この’IA”を
示す一群のパターンデータ内の行位置を特定する毎に1
バイトのパターンデータが読出され8回の繰返しによf
i n A l’なる文字パターンデータが読み出され
る。本実施例では1文字パターンに対応する一群のパタ
ーンデータ内のアドレス空間をプロセッサ4の特定のメ
モリアドレス空間、特に連続したメモリアドレス空間に
置くことにしている。
次に本実施例での7オントメモリ1からの文字パターン
たとえば” A ’の絖出し動作について説明する。先
づプロセッサ4からデータバス6を介して” A ”に
対応する文字コードが文字ニードレジスタ2に送出され
、ついで前記の連続した特定のメモリアドレス空間に対
応するアドレスデータがプロセッサ4からアドレスバス
7を介してアドレスデコーダ3に送出される。アドレス
デコーダ3は文字コードレジスタ2から供給される”A
”に相当する文字コードとプロセッサ4から供給される
アドレスデータとからフォントメモリ1に格納されてい
るl’ A ”なる文字パターンの第1行に相当するパ
ターンデータ1−1み出す読出し信号を発生しこれをフ
ォントメモリ1に供給する。
7オントメモリ1は供給される読出し信号に応答してl
’ A ’なる文字パターンの第1行に相当するパター
ンデータをデータバスに出力し、プロセッサ4はこれを
受けと9所定の場所に転送する。
以下+l A Iなる文字パターンの第2行、第3行目
等にあるパターンデータは、プロセッサ4からアドレス
デコーダ3におくられてくる連続するアドレスデータと
文字コードとによシ、アドレスデコーダ3において作成
される読出し信号により読出されることとなる。
プロセッサ4から送られてくるメモリアドレス空間の連
続するアドレスデータはプロセッサ内にあるアドレスカ
ウンタ等の使用によυ公知の方法で作成される。まだプ
ロセッサ4からはアドレスバス7を介して連続するアド
レスデータが供給され読出されたデータはデータバス6
を介してプロセッサ4によシ転送されるので主起は5へ
のアクセスと同様に取扱かうことができメモリアクセス
命令によシ処理できる。このようにして本実施例では1
つのメモリアクセス命令で7オントメモリの文字パター
ンデータを読みだすことができ従来のように主記憶から
アドレスデータを読出してデータバスを介してディスプ
レイ制御装置に供給しさらに読出された文字パターンデ
ータを次の命令で引き取る方式に比し格段に読取り時間
を短縮できる。また連続したメモリアドレスとすること
によシプロセッサの連続アドレス供給機能を使用できデ
ィスプレイ制御装置に固有の新たなアドレスカウンタ等
を不要としている。
(発明の効果) 本発明にはフォントメモリ内の1文字パターンに対応す
る一群のパターンデータ内のアドレス空間をプロセッサ
のメモリアクセス命令でアクセスできる連続した特定の
メモリアドレス空間に置きフォントメモリへのアドレス
データをプロセッサのアドレスバスを介して供給するこ
とにより格段に7オントメモリからの文字パターンデー
タを已み出す時間を短縮できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、!2図は
文字7オントパターンの1例を示す図である。 1・・・・・・フォントメモリ、2・・・・・・文字コ
ードレジスタ、3・・・・・・アドレスレジスタ、4・
・・・・・プロセッサ、5・・・・・・主記憶。 %;1Tll S(’−2T:=、( テータバス

Claims (1)

  1. 【特許請求の範囲】 表示画面の1ドットを1ビットに対応させて文字パター
    ンデータを記憶し読出し信号の供給をうけて対応する文
    字パターンデータをプロセッサのデータバスに出力する
    フォントメモリと、 前記プロセッサのデータバスを介して供給される文字コ
    ードを一時格納するレジスタ手段と、プロセッサのアド
    レスバスを介して供給されるアドレスデータと前記レジ
    スタ手段から供給される文字コードとの供給を受けて前
    記フォントメモリに格納されている対応する文字パター
    ンデータを読み出す前記読出し信号を発生するアドレス
    デコード手段とを含み、 前記プロセッサのアドレスバスを介して供給されるアド
    レスデータは前記プロセッサのメモリアドレス空間内の
    特定の連続したメモリアドレス空間のアドレスデータで
    あることを特徴とするディスプレイ制御装置。
JP59210753A 1984-10-08 1984-10-08 デイスプレイ制御装置 Pending JPS6188292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59210753A JPS6188292A (ja) 1984-10-08 1984-10-08 デイスプレイ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59210753A JPS6188292A (ja) 1984-10-08 1984-10-08 デイスプレイ制御装置

Publications (1)

Publication Number Publication Date
JPS6188292A true JPS6188292A (ja) 1986-05-06

Family

ID=16594552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59210753A Pending JPS6188292A (ja) 1984-10-08 1984-10-08 デイスプレイ制御装置

Country Status (1)

Country Link
JP (1) JPS6188292A (ja)

Similar Documents

Publication Publication Date Title
US4104624A (en) Microprocessor controlled CRT display system
JPS5952286A (ja) ビデオram書込み制御方式
US4591845A (en) Character and graphic signal generating apparatus
KR880014761A (ko) 직접 메모리 억세스용 데이타 전송 제어장치
JPH02208716A (ja) 文字図形出力装置
JPS6188292A (ja) デイスプレイ制御装置
JPS5960488A (ja) カラ−グラフイツクメモリのデ−タ書き込み装置
US5416499A (en) Bit map display controlling apparatus
EP0420291B1 (en) Display control device
JPS6362083A (ja) 射影デ−タ生成方式
JPS6048828B2 (ja) メモリアドレス方式
JPS5582350A (en) Character display system
SU1672436A1 (ru) Устройство дл вывода информации на экран цветного диспле
JPS59114655A (ja) デ−タ転送装置
JPS61230192A (ja) 表示装置におけるアトリビユ−ト制御装置
JPS62293288A (ja) 文字パタ−ン転送方式
JPS60129786A (ja) 画像メモリ装置
JPH0474746B2 (ja)
JPS58107589A (ja) 表示装置における画面クリア方式
JPS63131181A (ja) 文字表示装置
JPS5981687A (ja) 表示装置
JPH0245198B2 (ja) Kanjihyojiseigyohoshiki
JPS6057381A (ja) 表示方式
JPS59119389A (ja) 図形表示装置
JPS6023888A (ja) デイスプレイ制御装置