JPS63118646U - - Google Patents
Info
- Publication number
- JPS63118646U JPS63118646U JP1086787U JP1086787U JPS63118646U JP S63118646 U JPS63118646 U JP S63118646U JP 1086787 U JP1086787 U JP 1086787U JP 1086787 U JP1086787 U JP 1086787U JP S63118646 U JPS63118646 U JP S63118646U
- Authority
- JP
- Japan
- Prior art keywords
- read
- write
- related information
- memories
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 1
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は本考案の一実施例のタイムチヤートであ
る。 主要部分の符号の説明、１……ＲＯＭ（読出し
専用メモリ）、２―１〜２―８……ＲＡＭ（書込
み読出しメモリ）、３……アドレスカウンタ、４
……追加カウンタ、６……クロツク回路、７……
デコーダ。
第２図は本考案の一実施例のタイムチヤートであ
る。 主要部分の符号の説明、１……ＲＯＭ（読出し
専用メモリ）、２―１〜２―８……ＲＡＭ（書込
み読出しメモリ）、３……アドレスカウンタ、４
……追加カウンタ、６……クロツク回路、７……
デコーダ。
Claims (1)
- 関連情報を連続するアドレスに格納した読出し
専用メモリと、複数の書込み読出しメモリと、前
記読出し専用メモリから読出された前記関連情報
を前記書込み読出しメモリの各々の同一アドレス
に夫々書込む書込み手段とを有し、前記書込み読
出しメモリ夫々に前記同一アドレスを供給して前
記関連情報を一度に読出すようにしたことを特徴
とする制御記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086787U JPS63118646U (ja) | 1987-01-28 | 1987-01-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086787U JPS63118646U (ja) | 1987-01-28 | 1987-01-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63118646U true JPS63118646U (ja) | 1988-08-01 |
Family
ID=30797564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1086787U Pending JPS63118646U (ja) | 1987-01-28 | 1987-01-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63118646U (ja) |
-
1987
- 1987-01-28 JP JP1086787U patent/JPS63118646U/ja active Pending