JPS6397148U - - Google Patents
Info
- Publication number
- JPS6397148U JPS6397148U JP19002186U JP19002186U JPS6397148U JP S6397148 U JPS6397148 U JP S6397148U JP 19002186 U JP19002186 U JP 19002186U JP 19002186 U JP19002186 U JP 19002186U JP S6397148 U JPS6397148 U JP S6397148U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- memory mapping
- control circuit
- mapping data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案の一実施例を示すブロツク図、
第２図は従来例を示すブロツク図である。 主要部分の符号の説明、２１……マツピングＲ
ＯＭ・ＲＡＭ制御回路、２２……マツピングＲＯ
Ｍ、２３……マツピングＲＡＭ。
第２図は従来例を示すブロツク図である。 主要部分の符号の説明、２１……マツピングＲ
ＯＭ・ＲＡＭ制御回路、２２……マツピングＲＯ
Ｍ、２３……マツピングＲＡＭ。
Claims (1)
- メモリマツピング用データを格納する読出し専
用メモリを有するメモリマツピング制御回路であ
つて、前記メモリマツピング用データを格納し、
かつ前記メモリマツピング用データの書換えが可
能な読出し書込みメモリを設け、前記読出し専用
メモリと前記読出し書込みメモリとの切換えを可
能とするようにしたことを特徴とするメモリマツ
ピング制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19002186U JPS6397148U (ja) | 1986-12-10 | 1986-12-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19002186U JPS6397148U (ja) | 1986-12-10 | 1986-12-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6397148U true JPS6397148U (ja) | 1988-06-23 |
Family
ID=31142851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19002186U Pending JPS6397148U (ja) | 1986-12-10 | 1986-12-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6397148U (ja) |
-
1986
- 1986-12-10 JP JP19002186U patent/JPS6397148U/ja active Pending