JPH03163651A - デュアルポートメモリの割込み発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデュアルポートメモリの割込み発生回路に関し
、特にデュアルポートメモリの両ポート間の直接対話の
ためのデュアルポートメモリの割込み発生回路に関する
。

〔従来の技術〕

従来、この種のデュアルポートメモリの両ポート間の直
接対話のための割込み回路は、直接対話のアドレスをデ
ュアルポートメモリの有する共有メモリに書き込まれた
アドレスと比較し、アドレスが一致するか、または設定
されたアドレス範囲内にあれば割込みを発生し、直接対
話のアドレスをハードウェア的に固定化していた。

〔発明が解決しようとする課題〕

上述した従来のデュアルポートメモリにおける両ポート
間直接対話のための割込み発生回路では、直接対話のア
ドレスがハードウェア的に固定化されていたため、自由
に変更・追加することが不可能であるという欠点がある
。

また、直接対話のためのアドレスを複数用意している場
合、直接対話とデュアルポートメモリの共有メモリへ書
き込まれたアドレスとが一致するかどうかをチェックし
ていたため、直接対話のための割込みレベルが同一とな
り、直接対話の割込みレベルを変化させることができな
かった。たとえば、あるアドレスに対しては高くして、
あるアドレスに対しては低くするといった具合に割込み
レベルを変化させることができないという欠点がある。

〔課題を解決するための手段〕

本発明のデュアルポートメモリの割込み発生回路は、デ
ュアルポートメモリの両ポート間の直接対話のための割
込み発生回路において、デエアルポートメモリの共有メ
モリと同一のアドレスを有し、あらかじめ直接対話を必
要とするアドレスにそのことを示すデータを書き込んだ
記憶部と、前記デュアルポートメモリの共有メモリにデ
ータを書き込む時に、書き込むアドレスに対応して前記
記憶部のデータを読み出す制御回路と、前記記憶部のデ
ータにより直接対話のための割込みを発生する割込み発
生回路とを有し、一方のポートが前記デュアルポートメ
モリの共有メモリにデータを書き込む時に前記記憶部の
データを読み出すことにより前記デュアルポートメモリ
の共有メモリに書き込むアドレスが直接対話を必要とす
るアドレスかどうかを判定し、他方のポートに対する割
込みを発生させる構或を有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構戊図であり、第２図は第
工図の実施例の記憶部６のデータフォーマットである。

第１図に示す実施例は、レフト方向データバッファ１と
、ライト方向データバッファ２と、デュアルポートメモ
リの共有メモリであり、デュアルポートメモリ両ポート
から読出し／書込みされる共有メモリ３と、レフト方向
アドレスバッファ４と、ライト方向アドレスバッファ５
と、両ポート間の相互対話のために情報をを保持してい
る記憶部６と、記憶部６の相互対話のために保持する情
報にもとづいて対話のための割込みを発生する割込み発
生回路７と、共有メモリ３に対する読出し／８込み時に
両ポートの調停を止なうデュアルポート制御回路９を備
えて構戒される。

次に、本実施例の動作について説明する。

共有メモリ３はデュアルポートメモリの共有メモリであ
り、本共有メモリに対してレフト方向およびライト方向
の両ポートからレフト方向データバッファ１およびライ
ト方向データバッファ２を介して読出し／書込みを実施
する。記憶部６はＥＰＲＯＭを使用し、共有メモリ３と
同一のアドレスアシズを有し、ここに相互対話を必要と
するアドレスに対して必要なデータを記憶しておく。

第２図は、第１図の実施例における記憶部６のデータフ
ォーマットである。本実施例ではＥＰＲＯＭを利用する
８ビット構成で、最小ビット位のビット位Ｏから．最大
ビット位のビット位７までのうち、ビット位１．０を利
用して相互対話割込みレベルをＯＯから１１までの４通
りの組合せで示し、かつビット位６には相互対話がいず
れのポートから他のポートに向けられるかを示す、相互
対話の方向を示すビットを割り当て、さらに、ビット位
７には相互対話を必要とするアドレスが否がを示すビッ
トをそれぞれ０，１で図の如く割り当てている。

このようにして、一方のポートがら本デュアルポートメ
モリの共有メモリ３に対し、データの書込みを行った際
、デュアルポート制御回路９により両ポート間の共有メ
モリに対するアクセスの調停を行い、共有メモリ３に対
し書き込みの制御を行う。

この時、デュアルポート制御回路９から共有メモリ３へ
の書き込み信号を記憶部制御回路８に入力し、記憶部制
御回路８がら記憶部６に対し読出し信号を出力し、共有
メモリ３のアドレスに対する相互対話情報を記憶部６か
ら取り出し、割込み発生回路７に出力する。割込み発生
回路７は上述した相互対話情報をデコードし、必要な方
向かつ指定されたレベルで割込みを発生する。割込み発
生回路では、デュアルポート制御回路９から情報を提供
されどちら方向から共有メモリ３をアクセスしているか
を知ることができる。

また、一方のポートからデュアルポートメモリの共有メ
モリ３に対して読み出しを行なう際には、記憶部制御回
路８および記憶部６は動作しない このようにして、記憶部６にＥＰＲＯＭ等の書き換え可
能なメモリを使用することにより、任意に、相互対話情
報を変更・追加が可能となる．〔発明の効果〕 以上説明したように本発明は、デュアルポートメモリの
両ポート間の直接対話割込みにおいて、対話を必要とす
るアドレスとその対話情報を記憶部に保有し、デュアル
ポートメモリの共有メモリに書き込む際、記憶部に保持
している対話情報を読み出すことにより、対話のアドレ
ス，対話の割込みレベル情報に沿って直接対話の割込み
を発生させることができる効果がある． また、対話情報を記憶している記憶部のデータを書き換
えることにより、直接対話のアドレスや対話の割込みレ
ベルを変更することができる効果がある．

【図面の簡単な説明】

第１図は本発明のデュアルポートメモリの割込み発生回
路の一実施例の構或図、第２図は第１図の実施例におけ
る記憶部６のデータフォーマットである。 １・・・レフト方向データバッファ、２・・・ライト方
向データバッファ、３・・・共有メモリ、４・・・レフ
ト方向アドレスバッファ、５・・・ライト方向アドレス
バッファ、６・・・記憶部、７・・・割込み発生回路、
８・・・記憶部制御回路、９・・・デュアルポート制御
回路。

Claims (1)

【特許請求の範囲】
1. 　デュアルポートメモリの両ポート間の直接対話のため
   の割込み発生回路において、デュアルポートメモリの共
   有メモリと同一のアドレスを有し、あらかじめ直接対話
   を必要とするアドレスにそのことを示すデータを書き込
   んだ記憶部と、前記デュアルポートメモリの共有メモリ
   にデータを書き込む時に、書き込むアドレスに対応して
   前記記憶部のデータを読み出す制御回路と、前記記憶部
   のデータにより直接対話のための割込みを発生する割込
   み発生回路とを有し、一方のポートが前記デュアルポー
   トメモリの共有メモリにデータを書き込む時に前記記憶
   部のデータを読み出すことにより前記デュアルポートメ
   モリの共有メモリに書き込むアドレスが直接対話を必要
   とするアドレスかどうかを判定し、他方のポートに対す
   る割込みを発生させることを特徴とするデュアルポート
   メモリの割込み発生回路。