JPH01184561A - 読み出し専用メモリ - Google Patents
読み出し専用メモリInfo
- Publication number
- JPH01184561A JPH01184561A JP63011363A JP1136388A JPH01184561A JP H01184561 A JPH01184561 A JP H01184561A JP 63011363 A JP63011363 A JP 63011363A JP 1136388 A JP1136388 A JP 1136388A JP H01184561 A JPH01184561 A JP H01184561A
- Authority
- JP
- Japan
- Prior art keywords
- page
- address
- input
- latch
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 2
- 239000000872 buffer Substances 0.000 description 11
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は読み出し専用メモリに関し、特に７ｙレスの一
部をデータ出力端子より入力してラッチするページアド
レス方式の読み出し専用メモリに関する。
部をデータ出力端子より入力してラッチするページアド
レス方式の読み出し専用メモリに関する。
従来のページアドレス方式の読み出し専用メそすは、第
４図の様な構成をしている。１１Ｏはアドレス人力ブロ
ック、１２０はアドレスデコーダで、１３０はページデ
コーダ、１４０はメモリ、１５０はセンスアンプ、１６
０は出力バッファ、１７０は入出カバ、ファ、１８０は
ページラッチ、１９０は制御ブロックである。１４０の
メモリは、１２０と１３０のデーフーダ出力により読み
出すアドレスを指定される。１３０のメモリよりの出力
は、１５０のセンスアンプでセンスされ１６０．１７０
のバッファを介して出力される。
４図の様な構成をしている。１１Ｏはアドレス人力ブロ
ック、１２０はアドレスデコーダで、１３０はページデ
コーダ、１４０はメモリ、１５０はセンスアンプ、１６
０は出力バッファ、１７０は入出カバ、ファ、１８０は
ページラッチ、１９０は制御ブロックである。１４０の
メモリは、１２０と１３０のデーフーダ出力により読み
出すアドレスを指定される。１３０のメモリよりの出力
は、１５０のセンスアンプでセンスされ１６０．１７０
のバッファを介して出力される。
１９０の制御ブロックは全体を制御し、１７０の人出力
バッファよりページデータを読み込み１８０のページラ
ッチヘラッチして、そのラッチしたデータを１３０のペ
ージデコーダへ伝達して１４０めメモリのアドレス指定
に用いている。
バッファよりページデータを読み込み１８０のページラ
ッチヘラッチして、そのラッチしたデータを１３０のペ
ージデコーダへ伝達して１４０めメモリのアドレス指定
に用いている。
このうち本発明にかかれる所のみを詳細に描いたのが、
第３図である。１１，１２．１３はアドレス入力で、こ
こより入力された信号は２１，２２゜２３の入力バッフ
ァへ伝達され、さらに５０のアドレスデコーダへ伝達さ
れてメモリのアドレス指定に用いられる。１４．１５は
データ出力とページデータ入力兼用端子で、ページデー
タは、ここから入力され２４．２５の入力バッファへ伝
達さｈ、さらに４１．４２のページラッチへ伝達される
。１６はページライト入力で、２６の入力バッファへ信
号は伝達されさらに４１．４２のページラッチへ信号は
伝達される。４１．４２のページラッチは１６０ページ
ライト入力により制御されページデータをラッチし、ラ
ッチされたデータは６０のページデコーダへ伝達され、
メモリのアドレス指定に用いらｈる。
第３図である。１１，１２．１３はアドレス入力で、こ
こより入力された信号は２１，２２゜２３の入力バッフ
ァへ伝達され、さらに５０のアドレスデコーダへ伝達さ
れてメモリのアドレス指定に用いられる。１４．１５は
データ出力とページデータ入力兼用端子で、ページデー
タは、ここから入力され２４．２５の入力バッファへ伝
達さｈ、さらに４１．４２のページラッチへ伝達される
。１６はページライト入力で、２６の入力バッファへ信
号は伝達されさらに４１．４２のページラッチへ信号は
伝達される。４１．４２のページラッチは１６０ページ
ライト入力により制御されページデータをラッチし、ラ
ッチされたデータは６０のページデコーダへ伝達され、
メモリのアドレス指定に用いらｈる。
上述した従来のページアドレス方式の読み出し専用メモ
リは、その内容をコピーして使用しようとするユーザに
対して、通常のアドレス方式の読み出し専用メモリより
は時間がかかるが、データそのものをコピーする事は容
易であるし、またページラッチを読み出し専用メモリに
外付する等の工夫で容易に同様のシステムをコピーして
作る事が可能であり、メーカがユーザのコピーを防止出
来ないという欠点があった。
リは、その内容をコピーして使用しようとするユーザに
対して、通常のアドレス方式の読み出し専用メモリより
は時間がかかるが、データそのものをコピーする事は容
易であるし、またページラッチを読み出し専用メモリに
外付する等の工夫で容易に同様のシステムをコピーして
作る事が可能であり、メーカがユーザのコピーを防止出
来ないという欠点があった。
〔問題点を解決するための手段〕
本発明のページアドレス方式の読み出し専用メモリは、
ページライト時にアドレス入力のデータをラッチする機
能を有している。
ページライト時にアドレス入力のデータをラッチする機
能を有している。
第１図は本発明の一実施例である。１１，１２゜１３は
アドレス入力端子、１４．１５はデータ出力とページデ
ータ入力兼用端子、１６はページライト入力、２１，２
２，２３，２４，２５，２６は入力バッファ、４１．４
２はページラッチ、５０はアドレスデコーダ、６０はペ
ージデコーダで、以上は従来例と同一である。３１，３
２，３３はアドレスラッチで、１６のページライト端子
よりの入力信号により制御されて、４１．４２のページ
ラッチにページデータがラッチされる際に、１１．１２
，１３のアドレス入力端子の信号をラッチする。従来は
ページライト時のアドレス入力信号は利用されていなか
ったが、本発明ではページライト時に３１．３２．３３
のアドレスラッチにラッチする。７１のＯＲゲートは、
３１゜３２のアドレスラツチと４１のページラッチのＯ
Ｒをとって６００ページデコーダへ伝達する。
アドレス入力端子、１４．１５はデータ出力とページデ
ータ入力兼用端子、１６はページライト入力、２１，２
２，２３，２４，２５，２６は入力バッファ、４１．４
２はページラッチ、５０はアドレスデコーダ、６０はペ
ージデコーダで、以上は従来例と同一である。３１，３
２，３３はアドレスラッチで、１６のページライト端子
よりの入力信号により制御されて、４１．４２のページ
ラッチにページデータがラッチされる際に、１１．１２
，１３のアドレス入力端子の信号をラッチする。従来は
ページライト時のアドレス入力信号は利用されていなか
ったが、本発明ではページライト時に３１．３２．３３
のアドレスラッチにラッチする。７１のＯＲゲートは、
３１゜３２のアドレスラツチと４１のページラッチのＯ
Ｒをとって６００ページデコーダへ伝達する。
また７２のＯＲゲートは３３のアドレスラッチと４２の
ページラッチのＯＲをとって６００ページデコーダへ伝
達する。すると、ページデコーダへの入力は、従来はペ
ージラッチよりのものであったが、アドレスラッチの信
号とＯＲをとったものが入力されるので、実際にアクセ
スされるメモーリのアドレスは、アクセス時のアドレス
とページライト時のページデータに加えて、ページライ
ト時のアドレスデータと、本例においてはＯＲゲートが
どの様な入力となっているかにより決定される。つまり
、実際にアクセスされるメモリのアドレスを知るために
は、ページライト時のアドレスデータと、そのデータに
よりページアドレスがどの様に加工かれているかを知る
必要がある。
ページラッチのＯＲをとって６００ページデコーダへ伝
達する。すると、ページデコーダへの入力は、従来はペ
ージラッチよりのものであったが、アドレスラッチの信
号とＯＲをとったものが入力されるので、実際にアクセ
スされるメモーリのアドレスは、アクセス時のアドレス
とページライト時のページデータに加えて、ページライ
ト時のアドレスデータと、本例においてはＯＲゲートが
どの様な入力となっているかにより決定される。つまり
、実際にアクセスされるメモリのアドレスを知るために
は、ページライト時のアドレスデータと、そのデータに
よりページアドレスがどの様に加工かれているかを知る
必要がある。
本例では、ラッチしたアドレスデータで、ページ信号を
加工したが、これはアドレス入力をアドレスデコーダと
の間でラッチしたアドレスデコーダで加工しても同様な
事は明白である。
加工したが、これはアドレス入力をアドレスデコーダと
の間でラッチしたアドレスデコーダで加工しても同様な
事は明白である。
第２図は、特定アドレス入力が特定のレベルの時のみ、
ページライト時にアドレス信号をラッチする実施例であ
る。１１，１２．１３はアドレス入力端子１４．１５は
データ出力とページデータ入力兼用端子、１６はページ
ライト入力端子、２１．２２，２３，２４，２５．．２
６は入力バッファ、３１．．３２はアドレスラッチ、４
１．４２はページラッチ、５０はアドレスデコーダ、６
０はページデコーダで以上は第１図と同一である。
ページライト時にアドレス信号をラッチする実施例であ
る。１１，１２．１３はアドレス入力端子１４．１５は
データ出力とページデータ入力兼用端子、１６はページ
ライト入力端子、２１．２２，２３，２４，２５．．２
６は入力バッファ、３１．．３２はアドレスラッチ、４
１．４２はページラッチ、５０はアドレスデコーダ、６
０はページデコーダで以上は第１図と同一である。
３１．３２のアドレスラッチの制御信号は、１６のペー
ジライト入力信号と１３のアドレス入力信号を７５のＯ
ＲゲートでＯＲをとったものを使っている。つまり、本
例においてはアドレス３がロウレベルの状況においての
み、ページライト時にアドレスがラッチされる。７３．
７４はＯＲゲートでそれぞれ３１と４１．３２と４２の
ＯＲをとって６０のページデコーダへ伝達していて、こ
れによりページラッチにう、チしたデータが加工される
。
ジライト入力信号と１３のアドレス入力信号を７５のＯ
ＲゲートでＯＲをとったものを使っている。つまり、本
例においてはアドレス３がロウレベルの状況においての
み、ページライト時にアドレスがラッチされる。７３．
７４はＯＲゲートでそれぞれ３１と４１．３２と４２の
ＯＲをとって６０のページデコーダへ伝達していて、こ
れによりページラッチにう、チしたデータが加工される
。
以上説明したように本発明は、従来利用していなかった
ページデータをラッチする時のアドレス信号を利用する
事によって、実際にアクセスされるメモリのアドレスを
加工する事によって、ユーザがデータをコピーして使う
事は容易でなくなり、ユーザのコピーを防止出来るとい
う効果がある。
ページデータをラッチする時のアドレス信号を利用する
事によって、実際にアクセスされるメモリのアドレスを
加工する事によって、ユーザがデータをコピーして使う
事は容易でなくなり、ユーザのコピーを防止出来るとい
う効果がある。
第１図は本発明の一実施例。第２図は、特定アドレスが
特定レベルの時のみアドレスをラッチする実施例。第３
図は従来例。第４図は従来の全体構成図。 １１．１２．１３・・・・・・アドレス入力端子、１４
゜１５・・・・・・データ出力とページデータ入力兼用
端子、２１，２２，２３，２４，２５，２６・・・・・
・入力バッファ、３１，３２，３３・・・・・・アドレ
スラッチ、４１．４２・・・・・・ページラッチ、５０
・・・・・・アドレスデコーダ、６０・・・・・・ペー
ジデコーダ、７１，７２゜７３．７４．７５・・・・・
・ＯＲゲート、１１０・・・・・・アドレス入力ブロッ
ク、１２０・・・・・・アドレスデコーダ、１３０・・
・・・・ページデコーダ、１４０・・・・・・メモリ、
１５０・・・・・・センスアンプ、１６０・・・・・・
出カバ、ファ、１７０・・・・・・入出力バッファ、１
８０・・・・・・ページラッチ、１９０・・・・・・制
御ブロック。 代理人 弁理士 内 原 音
特定レベルの時のみアドレスをラッチする実施例。第３
図は従来例。第４図は従来の全体構成図。 １１．１２．１３・・・・・・アドレス入力端子、１４
゜１５・・・・・・データ出力とページデータ入力兼用
端子、２１，２２，２３，２４，２５，２６・・・・・
・入力バッファ、３１，３２，３３・・・・・・アドレ
スラッチ、４１．４２・・・・・・ページラッチ、５０
・・・・・・アドレスデコーダ、６０・・・・・・ペー
ジデコーダ、７１，７２゜７３．７４．７５・・・・・
・ＯＲゲート、１１０・・・・・・アドレス入力ブロッ
ク、１２０・・・・・・アドレスデコーダ、１３０・・
・・・・ページデコーダ、１４０・・・・・・メモリ、
１５０・・・・・・センスアンプ、１６０・・・・・・
出カバ、ファ、１７０・・・・・・入出力バッファ、１
８０・・・・・・ページラッチ、１９０・・・・・・制
御ブロック。 代理人 弁理士 内 原 音
Claims (1)
- アドレスの一部を、データ出力端子より入力してラッ
チするページアドレス方式の読み出し専用メモリにおい
て、ページライト時にアドレス入力のデータをラッチす
る機能を有する事を特徴とする読み出し専用メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011363A JPH01184561A (ja) | 1988-01-19 | 1988-01-19 | 読み出し専用メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011363A JPH01184561A (ja) | 1988-01-19 | 1988-01-19 | 読み出し専用メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184561A true JPH01184561A (ja) | 1989-07-24 |
Family
ID=11775943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63011363A Pending JPH01184561A (ja) | 1988-01-19 | 1988-01-19 | 読み出し専用メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184561A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7643226B2 (en) | 2005-10-03 | 2010-01-05 | Salk Institute For Biological Studies | Maximal-aperture reflecting objective |
-
1988
- 1988-01-19 JP JP63011363A patent/JPH01184561A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7643226B2 (en) | 2005-10-03 | 2010-01-05 | Salk Institute For Biological Studies | Maximal-aperture reflecting objective |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2195696C2 (ru) | Управление доступом к данным сопроцессора | |
| JPH01184561A (ja) | 読み出し専用メモリ | |
| KR0184454B1 (ko) | 에뮬레이터와 호스트간의 실시간 인터페이싱 방법 | |
| JP2814540B2 (ja) | ポート兼用パラレルインターフェース回路 | |
| JPS6091464A (ja) | マイクロコンピユ−タ | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPS63265332A (ja) | プログラムジヤンプ方式 | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JPH03283098A (ja) | ページアドレス方式読出し専用メモリ | |
| JPH0259495B2 (ja) | ||
| JPH02143350A (ja) | 半導体メモリ | |
| JPH03276346A (ja) | メモリカード | |
| JPH03113659A (ja) | キャッシュメモリ試験方法 | |
| JPH04367950A (ja) | Ｒａｍのアクセス制御回路 | |
| JPS6121541A (ja) | 記憶回路 | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPS61260330A (ja) | マイクロプログラム制御装置 | |
| JPS63291292A (ja) | 読み出し専用メモリ回路 | |
| JPS61276029A (ja) | スタツク制御方式 | |
| JPS5816357A (ja) | 計算機のデ−タ記憶装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS63296151A (ja) | ペ−ジ機能付記憶装置 | |
| JPH03168845A (ja) | 命令実行制御方式 | |
| JPH08272603A (ja) | データ処理装置 | |
| JPH06149677A (ja) | キャッシュメモリシステム |