JPS63296151A - ペ−ジ機能付記憶装置 - Google Patents
ペ−ジ機能付記憶装置Info
- Publication number
- JPS63296151A JPS63296151A JP13216287A JP13216287A JPS63296151A JP S63296151 A JPS63296151 A JP S63296151A JP 13216287 A JP13216287 A JP 13216287A JP 13216287 A JP13216287 A JP 13216287A JP S63296151 A JPS63296151 A JP S63296151A
- Authority
- JP
- Japan
- Prior art keywords
- page
- data
- latch
- buffer
- data buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 claims description 16
- 230000006870 function Effects 0.000 abstract description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 5
- 238000012938 design process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はページ機能を有する記憶装置に関し、特に、ペ
ージ構成がプログラム可能であるページ機能付記憶装置
に関する。
ージ構成がプログラム可能であるページ機能付記憶装置
に関する。
従来、この種のページ機能付記憶装置は、第７図ニ示ス
様に、出力端子０１／ＤＩ、０２／Ｄ２゜・・・Ｏ／／
Ｄ ｌよりいずれのページを指定するのかを示すページ
データをページ・データ・ラッチ６でコントロール信号
ＣＬＩによりラッチし、デコーダ３により、前記ページ
データに相当するページのメモリセル２をアクセスして
いる。このとき、全メモリ容量を１ページに当てたとき
のアドレス信号Ａ、〜Ａｚに対して分割によりページ数
すなわち、ページ構成を２Ｘ個にすれば入力アドレス信
号線は、ＭＳＢよりＸ本だけ少なくて済むようになって
いる。
様に、出力端子０１／ＤＩ、０２／Ｄ２゜・・・Ｏ／／
Ｄ ｌよりいずれのページを指定するのかを示すページ
データをページ・データ・ラッチ６でコントロール信号
ＣＬＩによりラッチし、デコーダ３により、前記ページ
データに相当するページのメモリセル２をアクセスして
いる。このとき、全メモリ容量を１ページに当てたとき
のアドレス信号Ａ、〜Ａｚに対して分割によりページ数
すなわち、ページ構成を２Ｘ個にすれば入力アドレス信
号線は、ＭＳＢよりＸ本だけ少なくて済むようになって
いる。
上述した従来のページ機能付記憶装置は、ページの数を
示すページ構成が固定である為、ページ構成の異なる記
憶装置を必要とする場合、新たに記憶装置を設計しなけ
ればならない。又、製造する上でも品種が増える事とな
り、量産効果が少なくなるという欠点がある。記憶装置
の記憶内容の機密性を保護するという面でも、ページ構
成が固定であると、機密保護の効果が少なくなるという
欠点がある。
示すページ構成が固定である為、ページ構成の異なる記
憶装置を必要とする場合、新たに記憶装置を設計しなけ
ればならない。又、製造する上でも品種が増える事とな
り、量産効果が少なくなるという欠点がある。記憶装置
の記憶内容の機密性を保護するという面でも、ページ構
成が固定であると、機密保護の効果が少なくなるという
欠点がある。
上述した従来のページ機能付記憶装置に対し、本発明は
、ページ構成がプログラム可能であるという独創的内容
を有する。
、ページ構成がプログラム可能であるという独創的内容
を有する。
本発明のページ機能付記憶装置は、ページ構成データを
記憶するページ構成データラッチと、ページデータを記
憶するページデータラッチを有し、前記ページ構成デー
タにより、アドレス・データバッファとページ・データ
・バッファとに切換わるデータ・バッファ５を有してい
る。
記憶するページ構成データラッチと、ページデータを記
憶するページデータラッチを有し、前記ページ構成デー
タにより、アドレス・データバッファとページ・データ
・バッファとに切換わるデータ・バッファ５を有してい
る。
本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
２図は各部の波形図である。端子０１／Ｄ １ 、０２
／Ｄ ２ 、 ・−・Ｏｎ／Ｄｍは、それぞれラッチ４
を介してメモリセル２と接続され、前記ラッチ４は、信
号ＣＬＩ及びＣｌ３が入力されており、前記ラッチ４の
出力Ｐ１．Ｐ２・・・β１及びｄｌ。
２図は各部の波形図である。端子０１／Ｄ １ 、０２
／Ｄ ２ 、 ・−・Ｏｎ／Ｄｍは、それぞれラッチ４
を介してメモリセル２と接続され、前記ラッチ４は、信
号ＣＬＩ及びＣｌ３が入力されており、前記ラッチ４の
出力Ｐ１．Ｐ２・・・β１及びｄｌ。
ｄ２．−ｄ、は、それぞれ端子Ａ ｎ＋１ 、 Ａ、＋
２ 、−Ａ ６＋１１１に接続されるデータバッファ５
に入力され、前記データバッファ５の出力ａ ｎ＋１＋
ａ ｎ＋２ ＋・・・ａ、＋、は、前記メモリセル２
のページを選択するデコーダ３に入力されている。前記
ラッチ４は、第４図のごとき回路で信号ＣＬＩがＬ ”
レベルにある時、端子０１ ／ Ｄ Ｉのページ構成デ
ータをページ構成データ・ラッチ７に与え、信号ＣＬ１
が“Ｌ″レベルら″Ｈ″レベルとなる時、ページ構成デ
ータ・ラッチ７に前記ページ構成データをラッチする。
２ 、−Ａ ６＋１１１に接続されるデータバッファ５
に入力され、前記データバッファ５の出力ａ ｎ＋１＋
ａ ｎ＋２ ＋・・・ａ、＋、は、前記メモリセル２
のページを選択するデコーダ３に入力されている。前記
ラッチ４は、第４図のごとき回路で信号ＣＬＩがＬ ”
レベルにある時、端子０１ ／ Ｄ Ｉのページ構成デ
ータをページ構成データ・ラッチ７に与え、信号ＣＬ１
が“Ｌ″レベルら″Ｈ″レベルとなる時、ページ構成デ
ータ・ラッチ７に前記ページ構成データをラッチする。
同様に信号ＣＬ２により端子０＋／Ｄ＋のページ・デー
タを、ページ・データ・ラッチ６に、前記ページ・デー
タをラッチする。前記データバッファ５は、第５図のご
とき回路で、前記ページ構成データラッチ７のラッチ・
データＰ、が“Ｈ”レベルの場合、データ・バッファ５
はページ・データ・バッファとして機能し、その出力ａ
１１ ＋ １には、前記ページデータラッチ６のラッ
チデータｄ、が出力される。一方、前記ラッチデータＰ
Ｌが“Ｌ”レベルの場合、データバッファ５はアドレス
・データバッファとして機能し、その出力ａｌｌ＋暢に
は端子Ａ、十量のアドレス信号が出力される。従って、
信号ＣＬＩをコントロールしてＯＩ／ＤＩ端子よりペー
ジ構成データを入力し、ページ構成データラッチ７に取
り込むことにより、端子０１／ＤＩ、０２／Ｄ２・・・
Ｏｍ ／ Ｄ ｍの内、前記ページ構成データラッチ７
のラッチデータＰ＋が“Ｈ”レベルとなる端子がページ
データ入力可能な端子となり、ページデータラッチ６に
ページデータｄ＋を取り込むことが可能となると同時に
、前記ラッチデータＰ１が入力されるデータバッファの
接続されている端子Ａｆｌ・１がアドレス入力不要とな
り、ページ構成分のアドレス入力信号が少なくなる。ペ
ージデータは、信号ＣＬ２をコントロールして、前記ラ
ッチデータｐＩがＨ”レベルにあるｏＩ／ＤＩ端子より
入力してページデークラッチ６のラッチデータｄ、とし
て取り込み、前記ラッチデータｐＩが“Ｈ”レベルにあ
るデータバッファ５を介してデコーダ３に入力され、ベ
ージデータに相当するメモリセルが選択される。
タを、ページ・データ・ラッチ６に、前記ページ・デー
タをラッチする。前記データバッファ５は、第５図のご
とき回路で、前記ページ構成データラッチ７のラッチ・
データＰ、が“Ｈ”レベルの場合、データ・バッファ５
はページ・データ・バッファとして機能し、その出力ａ
１１ ＋ １には、前記ページデータラッチ６のラッ
チデータｄ、が出力される。一方、前記ラッチデータＰ
Ｌが“Ｌ”レベルの場合、データバッファ５はアドレス
・データバッファとして機能し、その出力ａｌｌ＋暢に
は端子Ａ、十量のアドレス信号が出力される。従って、
信号ＣＬＩをコントロールしてＯＩ／ＤＩ端子よりペー
ジ構成データを入力し、ページ構成データラッチ７に取
り込むことにより、端子０１／ＤＩ、０２／Ｄ２・・・
Ｏｍ ／ Ｄ ｍの内、前記ページ構成データラッチ７
のラッチデータＰ＋が“Ｈ”レベルとなる端子がページ
データ入力可能な端子となり、ページデータラッチ６に
ページデータｄ＋を取り込むことが可能となると同時に
、前記ラッチデータＰ１が入力されるデータバッファの
接続されている端子Ａｆｌ・１がアドレス入力不要とな
り、ページ構成分のアドレス入力信号が少なくなる。ペ
ージデータは、信号ＣＬ２をコントロールして、前記ラ
ッチデータｐＩがＨ”レベルにあるｏＩ／ＤＩ端子より
入力してページデークラッチ６のラッチデータｄ、とし
て取り込み、前記ラッチデータｐＩが“Ｈ”レベルにあ
るデータバッファ５を介してデコーダ３に入力され、ベ
ージデータに相当するメモリセルが選択される。
第３図はラッチデータｐＩとデータバッファの機能およ
びページ構成を示すページ数との関係を示す概念図であ
る。ページ構成を“１°゛、すなわち２０個とする場合
、ページ構成データｐ１〜ｐ、をすべて“０”とするこ
とにより、ページは１個となり、ベージデータｄ＋を全
べて“０１１で指定することにより得られる。このとき
の入力アドレスはＡ ｏ −Ａ ａ ＋ Ａ ｆｉ＋ｉ
〜Ａ ｔｒａｍが用いられる。ページ構成を“２”、
すなわち２１個とする場合、ページ構成データを２１〜
９ｍ−１＝＝、Ｑ ＋２１＝１することにより、ページ
は２個となり、ページデータｄ１〜ｄ１＝０で１番目の
ページが、ｄ１〜ｄ、−ｔ ＝Ｏ＊ ｄ ｍ ＝１で２
番目のページが指定できる。このときの入力アドレスは
Ａ。
びページ構成を示すページ数との関係を示す概念図であ
る。ページ構成を“１°゛、すなわち２０個とする場合
、ページ構成データｐ１〜ｐ、をすべて“０”とするこ
とにより、ページは１個となり、ベージデータｄ＋を全
べて“０１１で指定することにより得られる。このとき
の入力アドレスはＡ ｏ −Ａ ａ ＋ Ａ ｆｉ＋ｉ
〜Ａ ｔｒａｍが用いられる。ページ構成を“２”、
すなわち２１個とする場合、ページ構成データを２１〜
９ｍ−１＝＝、Ｑ ＋２１＝１することにより、ページ
は２個となり、ページデータｄ１〜ｄ１＝０で１番目の
ページが、ｄ１〜ｄ、−ｔ ＝Ｏ＊ ｄ ｍ ＝１で２
番目のページが指定できる。このときの入力アドレスは
Ａ。
〜Ａ ＠ ＋ Ａ ６＋１〜Ａ ａ＋ｍ−１が用いられ
、Ａ ｌｌ”ｆｆｌは機能せず不要となる。さらに、ペ
ージ構成を“ｍ”、すなわち２°゛個とする場合、ペー
ジ構成データをｐ１〜ｐ、Ｒ＝１とすることにより、ペ
ージは２″′個となり、ページデータｄ１〜ｄ、の値に
よって指定することができる。このときの入力アドレス
はＡ、〜Ａ、が用いられ、Ａｆｉ。１〜Ａｎ１は機能せ
ず不要となる。
、Ａ ｌｌ”ｆｆｌは機能せず不要となる。さらに、ペ
ージ構成を“ｍ”、すなわち２°゛個とする場合、ペー
ジ構成データをｐ１〜ｐ、Ｒ＝１とすることにより、ペ
ージは２″′個となり、ページデータｄ１〜ｄ、の値に
よって指定することができる。このときの入力アドレス
はＡ、〜Ａ、が用いられ、Ａｆｉ。１〜Ａｎ１は機能せ
ず不要となる。
なお、信号ＣＬＩ及びＣｌ３は、第２図に示す様に、出
力信号をコントロールするＯＥ倍信号、ベージデータ書
込みをコントロールするＷＥ信号より発生させる事が可
能である。又、コントロール端子を別に設ける事により
可能である事は明白である。
力信号をコントロールするＯＥ倍信号、ベージデータ書
込みをコントロールするＷＥ信号より発生させる事が可
能である。又、コントロール端子を別に設ける事により
可能である事は明白である。
第６図は第１図に示すラッチ４の第２の実施例を示すブ
ロック図である。第４図のラッチデータｐＩがページ構
成データラッチ７によりラッチされているのに対して、
ｐｌはあらかじめ■ｃｃ又はＧＮＤに接続されている。
ロック図である。第４図のラッチデータｐＩがページ構
成データラッチ７によりラッチされているのに対して、
ｐｌはあらかじめ■ｃｃ又はＧＮＤに接続されている。
したがって、本実施例によると、Ｐ＋をＶＣＣ又はＧＮ
Ｄに組合せ接続することにより、信号ＣＬＩによりペー
ジ構成データを取り込むことなくページ構成をプログラ
ムすることか可能となる。Ｐ＋をＶＣＣ又はＧＮＤに接
続することは、製造工程中のコンタクト工程や、アルミ
ニ程、イオン注入工程等で容易に実現可能である。
Ｄに組合せ接続することにより、信号ＣＬＩによりペー
ジ構成データを取り込むことなくページ構成をプログラ
ムすることか可能となる。Ｐ＋をＶＣＣ又はＧＮＤに接
続することは、製造工程中のコンタクト工程や、アルミ
ニ程、イオン注入工程等で容易に実現可能である。
本実施例では、ごく限られた製造工程だけでページ構成
をプログラムすることが可能であるので、量産効果を損
なうことはない。又、設計工数が削減されることは明白
である。
をプログラムすることが可能であるので、量産効果を損
なうことはない。又、設計工数が削減されることは明白
である。
以上説明したように本発明は、ページ機能付記憶装置に
おいて、ページ構成データを記憶するページ構成データ
ラッチと、ページデータを記憶するページデータラッチ
を有し、前記ページ構成データにより、アドレス・デー
タバッファとページ・データ・バッファとにその機能が
切換わるデータバッファを有することにより、ページ構
成をプログラム可能となり、−品種で多種類のページ構
成が実現可能の為、設計工数が大幅に削減され、又、製
造する上でも量産効果が大きくなる。
おいて、ページ構成データを記憶するページ構成データ
ラッチと、ページデータを記憶するページデータラッチ
を有し、前記ページ構成データにより、アドレス・デー
タバッファとページ・データ・バッファとにその機能が
切換わるデータバッファを有することにより、ページ構
成をプログラム可能となり、−品種で多種類のページ構
成が実現可能の為、設計工数が大幅に削減され、又、製
造する上でも量産効果が大きくなる。
記憶装置の機密保護の面の効果もある。
第１図は本発明のページ機能付記憶装置の一実施例を示
すブロック図、第２図及び第３図は本発明のページ機能
付記憶装置の動作を説明する波形図、および概念図、第
４図は第１図に示すラッチ４の第１の実施例を示すブロ
ック図、第５図は第１図に示すデータバッファ５の一実
施例を示すブロック図、第６図は第１図に示すラッチ４
の第２の実施例を示すブロック図、第７図は従来のペー
ジ機能付記憶装置を示す図である。 １・・・アドレス・バッファ、２・・・メモリセル、３
・・・デコーダ、４・・・ラッチ、５・・・データ・バ
ッファ、６・・・ページ・データ・ラッチ、７・・・ペ
ージ構成データラッチ。
すブロック図、第２図及び第３図は本発明のページ機能
付記憶装置の動作を説明する波形図、および概念図、第
４図は第１図に示すラッチ４の第１の実施例を示すブロ
ック図、第５図は第１図に示すデータバッファ５の一実
施例を示すブロック図、第６図は第１図に示すラッチ４
の第２の実施例を示すブロック図、第７図は従来のペー
ジ機能付記憶装置を示す図である。 １・・・アドレス・バッファ、２・・・メモリセル、３
・・・デコーダ、４・・・ラッチ、５・・・データ・バ
ッファ、６・・・ページ・データ・ラッチ、７・・・ペ
ージ構成データラッチ。
Claims (1)
- ページ機能付記憶装置において、ページ構成データを記
憶するページ構成データラッチと、ページデータを記憶
するページデータラッチを有し、前記ページ構成データ
により、アドレス・データバッファとページ・データ・
バッファとにその機能が切換わるデータ・バッファを有
していることを特徴とするページ機能付記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13216287A JPS63296151A (ja) | 1987-05-27 | 1987-05-27 | ペ−ジ機能付記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13216287A JPS63296151A (ja) | 1987-05-27 | 1987-05-27 | ペ−ジ機能付記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63296151A true JPS63296151A (ja) | 1988-12-02 |
Family
ID=15074815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13216287A Pending JPS63296151A (ja) | 1987-05-27 | 1987-05-27 | ペ−ジ機能付記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63296151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0632395A1 (fr) * | 1993-06-30 | 1995-01-04 | Philips Electronique Grand Public | Procédé pour exploiter un processeur numérique de signal et dispositif mettant en oeuvre le procédé |
-
1987
- 1987-05-27 JP JP13216287A patent/JPS63296151A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0632395A1 (fr) * | 1993-06-30 | 1995-01-04 | Philips Electronique Grand Public | Procédé pour exploiter un processeur numérique de signal et dispositif mettant en oeuvre le procédé |
| FR2708359A1 (fr) * | 1993-06-30 | 1995-02-03 | Philips Electronics Nv | Procédé pour exploiter un processeur numérique de signal et dispositif mettant en Óoeuvre le procédé. |
| US5724534A (en) * | 1993-06-30 | 1998-03-03 | U.S. Philips Corporation | Transferring instructions into DSP memory including testing instructions to determine if they are to be processed by an instruction interpreter or a first kernel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2265180A1 (en) | Contents addressable memory circuit for retrieval operation in units of data blocks | |
| KR880003252A (ko) | 마이크로 프로세서 | |
| JPS63296151A (ja) | ペ−ジ機能付記憶装置 | |
| KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
| US6405293B1 (en) | Selectively accessible memory banks for operating in alternately reading or writing modes of operation | |
| JPH0227596A (ja) | 半導体メモリ | |
| KR910005381B1 (ko) | 가상기억장치의 영역구분방식 및 회로 | |
| JPH03283093A (ja) | Ｅ↑２ｐｒ０ｍへの書込み回路 | |
| JPH01181146A (ja) | シングルチップマイクロコンピュータ | |
| KR0174211B1 (ko) | 병렬처리 프로그램형 제어기용 데이터 액서스 장치 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPH0224748A (ja) | アドレス切替回路 | |
| JPH02126499A (ja) | マイクロコンピュータ | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH02139651A (ja) | アドレスデコード回路 | |
| JPS60204033A (ja) | マイクロプログラム制御装置 | |
| JPH07117947B2 (ja) | Ｆｉｆｏ装置 | |
| JPH02143350A (ja) | 半導体メモリ | |
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPH06251168A (ja) | Ｅｐｒｏｍ内蔵マイコンのアドレス生成回路 | |
| KR920001353A (ko) | 프로세서와 코프로세서의 프로세서간 통신방식 | |
| JPH01184561A (ja) | 読み出し専用メモリ | |
| JPS61217995A (ja) | 連想記憶装置 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 |