JPS60204033A

JPS60204033A - マイクロプログラム制御装置

Info

Publication number: JPS60204033A
Application number: JP5810884A
Authority: JP
Inventors: Satoru Igarashi; 哲五十嵐
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-03-28
Filing date: 1984-03-28
Publication date: 1985-10-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］本発明は、間接イミディエイトデータ指定（ＩＩＤ＞と
直接イミディ■イトデータ指定（ＤＩＤ）のフィールド
を持つマイクロ命令を実行するマイクロプログラム制御
装置に間層るものである。

［発明の技術的背景］第１図は、従来からのＩＩ［とＤ　、Ｉ　Ｄのフィール
ドを持つマイクロ命令の一例を示した図で、イはＩＩＤ
を持つンイクロ命令、口はＤＩＤを持つマイクロ命令で
、図中“Ｓ′で示したビットによって両者を区別してい
る。ここでは、Ｉ　］　Ｄフィールドが１２ビツト、Ｄ
ＩＤフィールドが５ヒツトで構成されているものとづる
。

第２図は、第１図に示したようなマイクロ命令を実行し
、バスに３２ビツトのイミディエイトデータを出力する
従来のマイクロプログラム制御装置の一例を示した構成
図である。第１図に示したマイクロ命令イのＩＩＤ（１
２ビツト）フィールドの内容であるＩＩＤアドレス１が
メモリ（ＲＡＭ＞２に人力される。このＲＡＭ２の各ア
ドレスにはＩＩＤアドレスに対応してデータ（３２ビツ
ト）Ｄと４ピツトパリテイデータＰが格納されており、
１１Ｄアドレス１で指定されたＲＡＭ２のアドレスから
データＤとパリティＰがドライバ３を通してバス４に出
力される。この際、バス制御回路５は第１図に示したマ
イクロ命令のＳ′の部分が”１”（ＩＩＤ指定）であっ
た場合に、ドライバ３をオンとする。第１図に示したマ
イクロ命令口の１つＩＤ＜５ヒツト）フィールドの内容
であるＤ１］〕データ６（下位ビットに位置づけられる
）とデータ及びパリティ生成回路７によって作られる２
７ビツト（上位ビットに位置づけられる）をオール零と
したデータ及び該データの３バイト缶のパリティ（３Ｐ
）とが合流してドライバ８に出力される。これと１一時
に、パリティ生成回路９はＤＩＤデータ６（５ビツト）
とデータ及びパリティ生成回路７からの３ビツトのデー
タの計８ピッｊ〜（１バイト）が入力されると、下位１
バイト分のパリティ（１Ｐ）を生成してこれをドライバ
８に出力する。従って、ドライバ８は、上位２７ビツト
がオール零゛のデータと、ＤＩＤデータ６と、上位３パ
リテイピツトと下位１パリテイビツトとから成る直接イ
ミディエイトデータをバス４に出力する。この際、バス
制御回路５は第１図に示したマイクロ命令“Ｓ′の部分
が零（ＤＩＤ指定）であった場合に、ドライバ８をオン
とする。

［背景技術の問題点］直接イミディエイトデータ指定の長所は、少ないマイク
ロ命令のフィールドで、一般に多用されるｘ゛０°〜Ｘ
’１Ｆ’が指定でき、また間接イミディエイト指定のよ
うにＲＡＭ２へのセットアツプを必要としないことにあ
る。しかし、第２図で示す如くデータ及びパリティ生成
回路７、パリティ生成回路９等の回路を必要とし、装置
のコストを上昇させるという欠点があった。

［発明の目的］本発明の目的は、上記の欠点に鑑み、部品点数を削減し
た安価なマイクロプログラム制御装置を提供することに
ある。

［発明の概要］本発明は、四接イミディｌイトデータ指定と直接イミデ
ィエイトデータ指定のフィールドを持つマイク［１命令
を実行ψるマイクロプログラム制御装置において、聞接
イミデイエイトデータを格納りるメしりの一部に、前記
直接イミデイエイトデータフィールドの内容そのものを
格納せしめ、マイクロ命令中の間接イミディエイトデー
タ指定フィールド又は直接イミディエイトデータ指定フ
ィールドの内容によって前記メモリをアクセスし、間接
イミディエイトデータ又は前記直接ゴミディ１イ１〜フ
イールドの内容を前記メモリから読み出し、これを出力
する構成とすることにより、上記目的を達成するもので
ある。

［発明の実施例］以下本発明の一実施例を図面を参照しつつ説明する。第
３図は本発明のマイクロプログラム制御装置の一実施例
を示す構成図である。符号３１はメモリ（ＲＡＭ）を示
し、このメモリ３１には、マイクロ命令のＩＩＤフィー
ルドで指定されるアドレス領域（０２０〜「［Ｆ）に間
接イミデイエイトデータと該データの゛パリティが格納
されていると共に、マイク１」命令のＤＩＤフィールド
で指定されるアドレス領域（０００〜０１Ｆ）に前記直
接イミディエイトフィールドの内容と該内容のパリティ
を格納されている。符号３２はマルチプレクサを示し、
このマルチプレクサ３２は、前記１１Ｄフイールドの内
容であるＩＩＤアドレス３３と、前記ＤＩＤフィールド
の内容であるＤＩＤアドレス（従来のＤＩＤデータと同
し）３４のいずれかを選択して、メモリ３１に出力する
。メモリ３１から読み出されたデータ（３２ビ゛ツト＋
４パリテイ）はドライバ３５によってハス３６に出力さ
れる。このドライバ３５はバス制御回路３７によって制
御される。

次に本実施例の動作について説明する。マイクロ命令の
Ｓ′の部分（第１図参照）に“１″が立っていると、マ
ルチプレクシ−３２は、ＩＩＤアドレス３３を選択して
これをメモリ３１に出力する。メモリ３１では、ＩＩＤ
アドレス３３によって指定された間接イミディエイトデ
ータとパリティ（図中Ｐの部分）とが読み出され、これ
がトライバ３５を通してバス３６に出力される。

次に、マイクロ命令のＳ′の部分に１１０　ＩＰが立っ
ていると、マルチプレクサ３２は［）、ＩＤアドレス３
４を選択し、これをメモリ３１に出力する。メモリ３１
ではＤＩＤアドレス３４で指定された３２ビツトの直接
イミデイエイトフィールドの内容そのもの（図中数値部
）と４パリテイビツト（図中Ｐの部分）が読み出され、
これがドライバ３５によってハス３６に出力される。な
お、ＤＩＤアドレス３４の上位７ビツトには論理１１０
１＋の信号が人力されている。なお、メモリ３１へのデ
ータ書き込みは電源立ち上げ時に実行される。また、上
記実施例では、５ビツト／１２ヒツトの直接／間接イミ
ディエイトデータ指定について述べたが、このビット長
には制限されない。

［発明の効果］以上記述した如く本発明のマイクロプログラム制御装置
によれば、間接イミディエイトデータを格納するメモリ
に、直接イミディエイトフィールドの内容をも格納し、
マイクロ命令の直接イミディエイトデニタ指定フィール
ドの内容をアドレスとして、前記メモリに格納されてい
る直接イミディエイトフィールドの内容を読み出す構成
とすることにより、部品点数を削減して装置を安価とす
る効果がある。

【図面の簡単な説明】

第１図はマイクロ命令の一例を示す図、第２図は従来の
マイクロプログラム制御装置の一例を示′ｔｌ構成図、
第３図は本発明のマイクロプログラム制御装置の一実施
例を承り構成図である。３１・・・メモリ　３２・・・マルチプレクサ３３・・
・ＩＩＤアドレス　３４・・・ＤＩＤアドレス３５・・
・トライバ　３Ｇ・・・ハス　３７・・・バス制御回路
３８・・・データ発生回路代理人弁理１−　則　近　憲　佑（ほか１名）第２図第３図

Claims

【特許請求の範囲】

間接イミディ■イトデータ指定と直接イミディエイトデ
ータ指定のフィールドを持つマイクロ命令を実ｆｊツー
るマイクロプログラム制御装２１において、間接イミデ
ィエイトデータを格納するメモリの一部に、前記直接イ
ミディエイトフィールドの内容そのものを格納せしめ、
マイクロ命令中の聞接イミディエイトデータ指定フィー
ルド又は直接イミディエイトデータ指定フィールドの内
容によって前記メモリをアクセスし、問接イミディＴイ
トデータ又は前記直接イミディエイトフィールドの内容
を前記メモリｈ＼ら読み出し、これを出力することを特
徴とザるマイクロプログラム制御装置。