JPS60204033A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPS60204033A JPS60204033A JP5810884A JP5810884A JPS60204033A JP S60204033 A JPS60204033 A JP S60204033A JP 5810884 A JP5810884 A JP 5810884A JP 5810884 A JP5810884 A JP 5810884A JP S60204033 A JPS60204033 A JP S60204033A
- Authority
- JP
- Japan
- Prior art keywords
- data
- immediate
- memory
- field
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、間接イミディエイトデータ指定(IID>と
直接イミディ■イトデータ指定(DID)のフィールド
を持つマイクロ命令を実行するマイクロプログラム制御
装置に間層るものである。
直接イミディ■イトデータ指定(DID)のフィールド
を持つマイクロ命令を実行するマイクロプログラム制御
装置に間層るものである。
[発明の技術的背景]
第1図は、従来からのII[とD 、I Dのフィール
ドを持つマイクロ命令の一例を示した図で、イはIID
を持つンイクロ命令、口はDIDを持つマイクロ命令で
、図中“S′で示したビットによって両者を区別してい
る。ここでは、I ] Dフィールドが12ビツト、D
IDフィールドが5ヒツトで構成されているものとづる
。
ドを持つマイクロ命令の一例を示した図で、イはIID
を持つンイクロ命令、口はDIDを持つマイクロ命令で
、図中“S′で示したビットによって両者を区別してい
る。ここでは、I ] Dフィールドが12ビツト、D
IDフィールドが5ヒツトで構成されているものとづる
。
第2図は、第1図に示したようなマイクロ命令を実行し
、バスに32ビツトのイミディエイトデータを出力する
従来のマイクロプログラム制御装置の一例を示した構成
図である。第1図に示したマイクロ命令イのIID(1
2ビツト)フィールドの内容であるIIDアドレス1が
メモリ(RAM>2に人力される。このRAM2の各ア
ドレスにはIIDアドレスに対応してデータ(32ビツ
ト)Dと4ピツトパリテイデータPが格納されており、
11Dアドレス1で指定されたRAM2のアドレスから
データDとパリティPがドライバ3を通してバス4に出
力される。この際、バス制御回路5は第1図に示したマ
イクロ命令のS′の部分が”1”(IID指定)であっ
た場合に、ドライバ3をオンとする。第1図に示したマ
イクロ命令口の1つID<5ヒツト)フィールドの内容
であるD1]〕データ6(下位ビットに位置づけられる
)とデータ及びパリティ生成回路7によって作られる2
7ビツト(上位ビットに位置づけられる)をオール零と
したデータ及び該データの3バイト缶のパリティ(3P
)とが合流してドライバ8に出力される。これと1一時
に、パリティ生成回路9はDIDデータ6(5ビツト)
とデータ及びパリティ生成回路7からの3ビツトのデー
タの計8ピッj〜(1バイト)が入力されると、下位1
バイト分のパリティ(1P)を生成してこれをドライバ
8に出力する。従って、ドライバ8は、上位27ビツト
がオール零゛のデータと、DIDデータ6と、上位3パ
リテイピツトと下位1パリテイビツトとから成る直接イ
ミディエイトデータをバス4に出力する。この際、バス
制御回路5は第1図に示したマイクロ命令“S′の部分
が零(DID指定)であった場合に、ドライバ8をオン
とする。
、バスに32ビツトのイミディエイトデータを出力する
従来のマイクロプログラム制御装置の一例を示した構成
図である。第1図に示したマイクロ命令イのIID(1
2ビツト)フィールドの内容であるIIDアドレス1が
メモリ(RAM>2に人力される。このRAM2の各ア
ドレスにはIIDアドレスに対応してデータ(32ビツ
ト)Dと4ピツトパリテイデータPが格納されており、
11Dアドレス1で指定されたRAM2のアドレスから
データDとパリティPがドライバ3を通してバス4に出
力される。この際、バス制御回路5は第1図に示したマ
イクロ命令のS′の部分が”1”(IID指定)であっ
た場合に、ドライバ3をオンとする。第1図に示したマ
イクロ命令口の1つID<5ヒツト)フィールドの内容
であるD1]〕データ6(下位ビットに位置づけられる
)とデータ及びパリティ生成回路7によって作られる2
7ビツト(上位ビットに位置づけられる)をオール零と
したデータ及び該データの3バイト缶のパリティ(3P
)とが合流してドライバ8に出力される。これと1一時
に、パリティ生成回路9はDIDデータ6(5ビツト)
とデータ及びパリティ生成回路7からの3ビツトのデー
タの計8ピッj〜(1バイト)が入力されると、下位1
バイト分のパリティ(1P)を生成してこれをドライバ
8に出力する。従って、ドライバ8は、上位27ビツト
がオール零゛のデータと、DIDデータ6と、上位3パ
リテイピツトと下位1パリテイビツトとから成る直接イ
ミディエイトデータをバス4に出力する。この際、バス
制御回路5は第1図に示したマイクロ命令“S′の部分
が零(DID指定)であった場合に、ドライバ8をオン
とする。
[背景技術の問題点]
直接イミディエイトデータ指定の長所は、少ないマイク
ロ命令のフィールドで、一般に多用されるx゛0°〜X
’1F’が指定でき、また間接イミディエイト指定のよ
うにRAM2へのセットアツプを必要としないことにあ
る。しかし、第2図で示す如くデータ及びパリティ生成
回路7、パリティ生成回路9等の回路を必要とし、装置
のコストを上昇させるという欠点があった。
ロ命令のフィールドで、一般に多用されるx゛0°〜X
’1F’が指定でき、また間接イミディエイト指定のよ
うにRAM2へのセットアツプを必要としないことにあ
る。しかし、第2図で示す如くデータ及びパリティ生成
回路7、パリティ生成回路9等の回路を必要とし、装置
のコストを上昇させるという欠点があった。
[発明の目的]
本発明の目的は、上記の欠点に鑑み、部品点数を削減し
た安価なマイクロプログラム制御装置を提供することに
ある。
た安価なマイクロプログラム制御装置を提供することに
ある。
[発明の概要]
本発明は、四接イミディlイトデータ指定と直接イミデ
ィエイトデータ指定のフィールドを持つマイク[1命令
を実行ψるマイクロプログラム制御装置において、聞接
イミデイエイトデータを格納りるメしりの一部に、前記
直接イミデイエイトデータフィールドの内容そのものを
格納せしめ、マイクロ命令中の間接イミディエイトデー
タ指定フィールド又は直接イミディエイトデータ指定フ
ィールドの内容によって前記メモリをアクセスし、間接
イミディエイトデータ又は前記直接ゴミディ1イ1〜フ
イールドの内容を前記メモリから読み出し、これを出力
する構成とすることにより、上記目的を達成するもので
ある。
ィエイトデータ指定のフィールドを持つマイク[1命令
を実行ψるマイクロプログラム制御装置において、聞接
イミデイエイトデータを格納りるメしりの一部に、前記
直接イミデイエイトデータフィールドの内容そのものを
格納せしめ、マイクロ命令中の間接イミディエイトデー
タ指定フィールド又は直接イミディエイトデータ指定フ
ィールドの内容によって前記メモリをアクセスし、間接
イミディエイトデータ又は前記直接ゴミディ1イ1〜フ
イールドの内容を前記メモリから読み出し、これを出力
する構成とすることにより、上記目的を達成するもので
ある。
[発明の実施例]
以下本発明の一実施例を図面を参照しつつ説明する。第
3図は本発明のマイクロプログラム制御装置の一実施例
を示す構成図である。符号31はメモリ(RAM)を示
し、このメモリ31には、マイクロ命令のIIDフィー
ルドで指定されるアドレス領域(020〜「[F)に間
接イミデイエイトデータと該データの゛パリティが格納
されていると共に、マイク1」命令のDIDフィールド
で指定されるアドレス領域(000〜01F)に前記直
接イミディエイトフィールドの内容と該内容のパリティ
を格納されている。符号32はマルチプレクサを示し、
このマルチプレクサ32は、前記11Dフイールドの内
容であるIIDアドレス33と、前記DIDフィールド
の内容であるDIDアドレス(従来のDIDデータと同
し)34のいずれかを選択して、メモリ31に出力する
。メモリ31から読み出されたデータ(32ビ゛ツト+
4パリテイ)はドライバ35によってハス36に出力さ
れる。このドライバ35はバス制御回路37によって制
御される。
3図は本発明のマイクロプログラム制御装置の一実施例
を示す構成図である。符号31はメモリ(RAM)を示
し、このメモリ31には、マイクロ命令のIIDフィー
ルドで指定されるアドレス領域(020〜「[F)に間
接イミデイエイトデータと該データの゛パリティが格納
されていると共に、マイク1」命令のDIDフィールド
で指定されるアドレス領域(000〜01F)に前記直
接イミディエイトフィールドの内容と該内容のパリティ
を格納されている。符号32はマルチプレクサを示し、
このマルチプレクサ32は、前記11Dフイールドの内
容であるIIDアドレス33と、前記DIDフィールド
の内容であるDIDアドレス(従来のDIDデータと同
し)34のいずれかを選択して、メモリ31に出力する
。メモリ31から読み出されたデータ(32ビ゛ツト+
4パリテイ)はドライバ35によってハス36に出力さ
れる。このドライバ35はバス制御回路37によって制
御される。
次に本実施例の動作について説明する。マイクロ命令の
S′の部分(第1図参照)に“1″が立っていると、マ
ルチプレクシ−32は、IIDアドレス33を選択して
これをメモリ31に出力する。メモリ31では、IID
アドレス33によって指定された間接イミディエイトデ
ータとパリティ(図中Pの部分)とが読み出され、これ
がトライバ35を通してバス36に出力される。
S′の部分(第1図参照)に“1″が立っていると、マ
ルチプレクシ−32は、IIDアドレス33を選択して
これをメモリ31に出力する。メモリ31では、IID
アドレス33によって指定された間接イミディエイトデ
ータとパリティ(図中Pの部分)とが読み出され、これ
がトライバ35を通してバス36に出力される。
次に、マイクロ命令のS′の部分に110 IPが立っ
ていると、マルチプレクサ32は[)、IDアドレス3
4を選択し、これをメモリ31に出力する。メモリ31
ではDIDアドレス34で指定された32ビツトの直接
イミデイエイトフィールドの内容そのもの(図中数値部
)と4パリテイビツト(図中Pの部分)が読み出され、
これがドライバ35によってハス36に出力される。な
お、DIDアドレス34の上位7ビツトには論理110
1+の信号が人力されている。なお、メモリ31へのデ
ータ書き込みは電源立ち上げ時に実行される。また、上
記実施例では、5ビツト/12ヒツトの直接/間接イミ
ディエイトデータ指定について述べたが、このビット長
には制限されない。
ていると、マルチプレクサ32は[)、IDアドレス3
4を選択し、これをメモリ31に出力する。メモリ31
ではDIDアドレス34で指定された32ビツトの直接
イミデイエイトフィールドの内容そのもの(図中数値部
)と4パリテイビツト(図中Pの部分)が読み出され、
これがドライバ35によってハス36に出力される。な
お、DIDアドレス34の上位7ビツトには論理110
1+の信号が人力されている。なお、メモリ31へのデ
ータ書き込みは電源立ち上げ時に実行される。また、上
記実施例では、5ビツト/12ヒツトの直接/間接イミ
ディエイトデータ指定について述べたが、このビット長
には制限されない。
[発明の効果]
以上記述した如く本発明のマイクロプログラム制御装置
によれば、間接イミディエイトデータを格納するメモリ
に、直接イミディエイトフィールドの内容をも格納し、
マイクロ命令の直接イミディエイトデニタ指定フィール
ドの内容をアドレスとして、前記メモリに格納されてい
る直接イミディエイトフィールドの内容を読み出す構成
とすることにより、部品点数を削減して装置を安価とす
る効果がある。
によれば、間接イミディエイトデータを格納するメモリ
に、直接イミディエイトフィールドの内容をも格納し、
マイクロ命令の直接イミディエイトデニタ指定フィール
ドの内容をアドレスとして、前記メモリに格納されてい
る直接イミディエイトフィールドの内容を読み出す構成
とすることにより、部品点数を削減して装置を安価とす
る効果がある。
第1図はマイクロ命令の一例を示す図、第2図は従来の
マイクロプログラム制御装置の一例を示′tl構成図、
第3図は本発明のマイクロプログラム制御装置の一実施
例を承り構成図である。 31・・・メモリ 32・・・マルチプレクサ33・・
・IIDアドレス 34・・・DIDアドレス35・・
・トライバ 3G・・・ハス 37・・・バス制御回路
38・・・データ発生回路 代理人弁理1− 則 近 憲 佑(ほか1名)第2図 第3図
マイクロプログラム制御装置の一例を示′tl構成図、
第3図は本発明のマイクロプログラム制御装置の一実施
例を承り構成図である。 31・・・メモリ 32・・・マルチプレクサ33・・
・IIDアドレス 34・・・DIDアドレス35・・
・トライバ 3G・・・ハス 37・・・バス制御回路
38・・・データ発生回路 代理人弁理1− 則 近 憲 佑(ほか1名)第2図 第3図
Claims (1)
- 間接イミディ■イトデータ指定と直接イミディエイトデ
ータ指定のフィールドを持つマイクロ命令を実fjツー
るマイクロプログラム制御装21において、間接イミデ
ィエイトデータを格納するメモリの一部に、前記直接イ
ミディエイトフィールドの内容そのものを格納せしめ、
マイクロ命令中の聞接イミディエイトデータ指定フィー
ルド又は直接イミディエイトデータ指定フィールドの内
容によって前記メモリをアクセスし、問接イミディTイ
トデータ又は前記直接イミディエイトフィールドの内容
を前記メモリh\ら読み出し、これを出力することを特
徴とザるマイクロプログラム制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5810884A JPS60204033A (ja) | 1984-03-28 | 1984-03-28 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5810884A JPS60204033A (ja) | 1984-03-28 | 1984-03-28 | マイクロプログラム制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60204033A true JPS60204033A (ja) | 1985-10-15 |
Family
ID=13074772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5810884A Pending JPS60204033A (ja) | 1984-03-28 | 1984-03-28 | マイクロプログラム制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60204033A (ja) |
-
1984
- 1984-03-28 JP JP5810884A patent/JPS60204033A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5339402A (en) | System for connecting an IC memory card to a central processing unit of a computer | |
KR860007584A (ko) | 비디오 변환기장치 | |
JPS60204033A (ja) | マイクロプログラム制御装置 | |
JP3449749B2 (ja) | 情報処理装置 | |
JPS59144966A (ja) | デ−タ処理装置 | |
JPS6288199A (ja) | デイジタル回路 | |
JPH03276357A (ja) | i/oアドレス変換方式 | |
JP2570361B2 (ja) | 記憶制御方式 | |
JPH03191450A (ja) | メモリーカードの不良チップ代替え回路 | |
JPH05289938A (ja) | メモリアクセス装置 | |
JPS63296151A (ja) | ペ−ジ機能付記憶装置 | |
JPS62287352A (ja) | 電子機器 | |
JPH02143350A (ja) | 半導体メモリ | |
JPS6148040A (ja) | プロセツサのレジスタ回路 | |
JPS59146493A (ja) | 連想記憶装置 | |
JPS63214456A (ja) | 漢字キヤラクタジエネレ−タ | |
JPH0224748A (ja) | アドレス切替回路 | |
JPH03152796A (ja) | Icメモリ | |
JPS6230663B2 (ja) | ||
JPS623353A (ja) | アドレス空間拡張装置 | |
JPS58114246A (ja) | アドレス修飾方式 | |
JPH02244238A (ja) | コンピュータシステム | |
JPH02253354A (ja) | メモリ回路 | |
JPS6426950A (en) | Write protecting system for memory | |
JPS61245250A (ja) | 情報履歴記憶装置 |