JPH02143350A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH02143350A JPH02143350A JP63297663A JP29766388A JPH02143350A JP H02143350 A JPH02143350 A JP H02143350A JP 63297663 A JP63297663 A JP 63297663A JP 29766388 A JP29766388 A JP 29766388A JP H02143350 A JPH02143350 A JP H02143350A
- Authority
- JP
- Japan
- Prior art keywords
- address
- keyword
- memory
- input
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電気的書き込み可能な読出し専用メモリ（以下
、ＲＯＭという。）に関し、特にデータ書き込み時にキ
ーワードアドレスとキーワードを設定し、データ読み出
し時に書き込み順と同じアドレスを得るためにはキーア
ドレスワードの設定を必要とする半導体メモリに関する
。
、ＲＯＭという。）に関し、特にデータ書き込み時にキ
ーワードアドレスとキーワードを設定し、データ読み出
し時に書き込み順と同じアドレスを得るためにはキーア
ドレスワードの設定を必要とする半導体メモリに関する
。
従来、ＲＯＭは第２図に示すようにＲＯＭコントロール
回路５１．Ｘ−Ｙデコーダ５２．メモリセル５３．Ｙ選
択５４．入出力バッファ−５５を有して構成され、ＲＯ
Ｍコン１〜Ｏ−小回路５１に制御されてリード・モード
、スタンバイ・モード、プログラム・モードの動作を行
う。Ｘ−Ｙデーコーダ５２に与えられたアドレスはＹ選
択５４を介してメモリセル５３のアドレスを示し、プロ
グラム・モードでは入出力バッファ−５５に与えられた
コードをメモリセル５３に書き込み、リード・モードで
はメモリセル５３のアドレスのコードを人出カバッファ
−５５に読み出し、スタンバイ・モードでは人出カバッ
ファ−５５の出力がハイインピーダンスになっている。
回路５１．Ｘ−Ｙデコーダ５２．メモリセル５３．Ｙ選
択５４．入出力バッファ−５５を有して構成され、ＲＯ
Ｍコン１〜Ｏ−小回路５１に制御されてリード・モード
、スタンバイ・モード、プログラム・モードの動作を行
う。Ｘ−Ｙデーコーダ５２に与えられたアドレスはＹ選
択５４を介してメモリセル５３のアドレスを示し、プロ
グラム・モードでは入出力バッファ−５５に与えられた
コードをメモリセル５３に書き込み、リード・モードで
はメモリセル５３のアドレスのコードを人出カバッファ
−５５に読み出し、スタンバイ・モードでは人出カバッ
ファ−５５の出力がハイインピーダンスになっている。
上述した従来のＲＯＭはＲＯＭコントロール回路５１を
リード・モードに設定して、Ｘ−Ｙデーコーダ５２に順
次アドレスを与え、人出カバッファ−５５よりメモリセ
ル５３の書き込み内容を得て他のＲＯＭへ書き込むとい
うＲＯＭ内容のコピーが容易に行なえる欠点がある。
リード・モードに設定して、Ｘ−Ｙデーコーダ５２に順
次アドレスを与え、人出カバッファ−５５よりメモリセ
ル５３の書き込み内容を得て他のＲＯＭへ書き込むとい
うＲＯＭ内容のコピーが容易に行なえる欠点がある。
本発明の目的は書込みおよび読出しの操作にキーワード
を設けることによって上記の欠点を改善した半導体メモ
リを提供することにある。
を設けることによって上記の欠点を改善した半導体メモ
リを提供することにある。
本発明の半導体メモリは、電気的書き込み可能な読出し
専用メモリにおいて、書込みアドレスを変更するキーワ
ードを格納するキーワードメモリと、前記キーワードに
従って前記書込みアドレスのアドレスコードを変換する
アドレス変換部と、読出しアドレスを変更する前記キー
ワードを格納するキーアドレスメモリとを具備し、前記
キーワードが指示して変換したアドレスに対して書込み
または読出しを行なうようにして構成される。
専用メモリにおいて、書込みアドレスを変更するキーワ
ードを格納するキーワードメモリと、前記キーワードに
従って前記書込みアドレスのアドレスコードを変換する
アドレス変換部と、読出しアドレスを変更する前記キー
ワードを格納するキーアドレスメモリとを具備し、前記
キーワードが指示して変換したアドレスに対して書込み
または読出しを行なうようにして構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の機能ブロック図である。同
図において半導体メモリはＲＯＭコントロール回路１と
、Ｘ−Ｙデーコーダ２と、人出カバッファ−５と、Ｙ選
択４と、メモリセル３と、キーワード・アドレス入力１
．１と、アドレス比較つと、アドレス変換１０と、キー
ワードメモリ８と、揮発性キーワードメモリ７と、キー
アドレスメモリ６とを有している。
図において半導体メモリはＲＯＭコントロール回路１と
、Ｘ−Ｙデーコーダ２と、人出カバッファ−５と、Ｙ選
択４と、メモリセル３と、キーワード・アドレス入力１
．１と、アドレス比較つと、アドレス変換１０と、キー
ワードメモリ８と、揮発性キーワードメモリ７と、キー
アドレスメモリ６とを有している。
ＲＯＭコントロール回路１をプログラム・モードに設定
しキーワード・アドレス人力１】に信号を与えてキーワ
ード・アドレス書き込みモードにし、Ｘ−Ｙデコーダ２
にアドレス、入出力バッファ−５に１つ目のキーワード
をセットすることによってキーアドレスメモリ６にキー
アドレス１キーワードメモリ８に１つ目のキーワードが
記憶される。そしてキーワード・アドレス入力】１の信
号を解除して人出カバッファ−５に２つ目のキーワード
をセットすることにより、アドレス比較９がＸ・Ｙデコ
ーダ２の出力をキーアドレスメモリ６と比較し一致した
場合に入出力バッファ−５の内容を揮発性キーワードメ
モリ７に２つ目のキーワードとして保持し、揮発性キー
ワードメモリ７とキーワードメモリ８の各内容によりア
ドレス変換コードを作成する。次にアドレス変換１０は
Ｘ−Ｙデコーダ２のアドレス接続を変え、メモリセル３
にデータを書き込む。
しキーワード・アドレス人力１】に信号を与えてキーワ
ード・アドレス書き込みモードにし、Ｘ−Ｙデコーダ２
にアドレス、入出力バッファ−５に１つ目のキーワード
をセットすることによってキーアドレスメモリ６にキー
アドレス１キーワードメモリ８に１つ目のキーワードが
記憶される。そしてキーワード・アドレス入力】１の信
号を解除して人出カバッファ−５に２つ目のキーワード
をセットすることにより、アドレス比較９がＸ・Ｙデコ
ーダ２の出力をキーアドレスメモリ６と比較し一致した
場合に入出力バッファ−５の内容を揮発性キーワードメ
モリ７に２つ目のキーワードとして保持し、揮発性キー
ワードメモリ７とキーワードメモリ８の各内容によりア
ドレス変換コードを作成する。次にアドレス変換１０は
Ｘ−Ｙデコーダ２のアドレス接続を変え、メモリセル３
にデータを書き込む。
ＲＯＭコントロール回路１をワード・モードに設定した
場合は、キーアドレスに２つ目のキーワードをセットし
て書き込み時と同じアドレス順を得ることにより、書き
込み内容と同じ内容を得ることができる。
場合は、キーアドレスに２つ目のキーワードをセットし
て書き込み時と同じアドレス順を得ることにより、書き
込み内容と同じ内容を得ることができる。
以上説明したように本発明によればキーワードによって
書込みアドレスおよび読出しアドレスを指定して動作す
るようにしているので、ＲＯＭの内容を簡単に読出して
コピーされることを防ぐという効果がある。
書込みアドレスおよび読出しアドレスを指定して動作す
るようにしているので、ＲＯＭの内容を簡単に読出して
コピーされることを防ぐという効果がある。
第１図は本発明の一実施例を示す機能ブロック図、第２
図は従来の機能ブロック図である。
図は従来の機能ブロック図である。
１・・・ＲＯＭコントロール回路、２・・・Ｘ−Ｙデー
コーダ、３・・・メモリセル、４・・・Ｙ選択、５・・
・人出カバッファー、６・・・キーアドレスメモリ、７
．・・揮発性キーワードメモリ、８・・・キーワードメ
モリ、９・・・アドレス比較、１０・・・アドレス変換
、１１・・・キーワードアドレス入力。
コーダ、３・・・メモリセル、４・・・Ｙ選択、５・・
・人出カバッファー、６・・・キーアドレスメモリ、７
．・・揮発性キーワードメモリ、８・・・キーワードメ
モリ、９・・・アドレス比較、１０・・・アドレス変換
、１１・・・キーワードアドレス入力。
Claims (1)
- 電気的書き込み可能な読出し専用メモリにおいて、書込
みアドレスを変更するキーワードを格納するキーワード
メモリと、前記キーワードに従って前記書込みアドレス
のアドレスコードを変換するアドレス変換部と、読出し
アドレスを変更する前記キーワードを格納するキーアド
レスメモリとを具備し、前記キーワードが指示して変換
したアドレスに対して書込みまたは読出しを行なうこと
を特徴とする半導体メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297663A JPH02143350A (ja) | 1988-11-24 | 1988-11-24 | 半導体メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297663A JPH02143350A (ja) | 1988-11-24 | 1988-11-24 | 半導体メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143350A true JPH02143350A (ja) | 1990-06-01 |
Family
ID=17849516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63297663A Pending JPH02143350A (ja) | 1988-11-24 | 1988-11-24 | 半導体メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200287A (ja) * | 1993-12-16 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | 保護されたプログラム式メモリ・カートリッジとこれを使用するコンピュータ・システム |
-
1988
- 1988-11-24 JP JP63297663A patent/JPH02143350A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200287A (ja) * | 1993-12-16 | 1995-08-04 | Internatl Business Mach Corp <Ibm> | 保護されたプログラム式メモリ・カートリッジとこれを使用するコンピュータ・システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPH02143350A (ja) | 半導体メモリ | |
| JPS6232818B2 (ja) | ||
| JPS592123A (ja) | 電話端末機器制御方式 | |
| JPH079280Y2 (ja) | スタック回路 | |
| JPH03152796A (ja) | Ｉｃメモリ | |
| JPH03163651A (ja) | デュアルポートメモリの割込み発生回路 | |
| JP3049710B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH02116077A (ja) | 論理合成機能付メモリ | |
| JPS60263398A (ja) | 消去可能なプログラマブル読出し専用メモリ | |
| JPH01184561A (ja) | 読み出し専用メモリ | |
| JPH0550078B2 (ja) | ||
| JPS63175956A (ja) | パリテイ回路 | |
| JPS62237544A (ja) | メモリアクセス制御装置 | |
| JPS6131490B2 (ja) | ||
| JPH04268936A (ja) | メモリ装置 | |
| JPH022751U (ja) | ||
| JPS60173798A (ja) | 読み出し専用メモリのテ−ブル変更方式 | |
| JPS63214456A (ja) | 漢字キヤラクタジエネレ−タ | |
| JPH06131519A (ja) | Ｉｃカード | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPH04195895A (ja) | Ｉｃメモリ | |
| JPS61248697A (ja) | 電子交換機の局デ−タ条件再生システム | |
| JPH0724160B2 (ja) | 連想記憶装置 | |
| JPH01271990A (ja) | Ｒａｍ |