JPS63291292A - 読み出し専用メモリ回路 - Google Patents
読み出し専用メモリ回路Info
- Publication number
- JPS63291292A JPS63291292A JP62124306A JP12430687A JPS63291292A JP S63291292 A JPS63291292 A JP S63291292A JP 62124306 A JP62124306 A JP 62124306A JP 12430687 A JP12430687 A JP 12430687A JP S63291292 A JPS63291292 A JP S63291292A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- memory cell
- inversely
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、読み出し専用メモリのデータ読み出し方法に
関するものである。
関するものである。
従来の技術
従来の読み出し専用メモリでは、たとえば第2図に示す
ように、メモリセル群1の各拡散層とアルミニウム配線
との間にコンタクト窓12のある場合を2進数1.ない
場合を同0として、データをそのままセンスアンプ2が
ら読み出していた。
ように、メモリセル群1の各拡散層とアルミニウム配線
との間にコンタクト窓12のある場合を2進数1.ない
場合を同0として、データをそのままセンスアンプ2が
ら読み出していた。
発明が解決しようとする問題点
このような従来の回路では、データに2進数1が同0よ
りも多い場合、コンタクト窓の数が増えるため、導通不
良となるコンタクト窓もあるため歩留りが低下する。
りも多い場合、コンタクト窓の数が増えるため、導通不
良となるコンタクト窓もあるため歩留りが低下する。
問題点を解決するための手段
本発明は上記問題点を解決するため、データに0が多い
場合にはデータを非反転のままメモリセルにプログラム
し、読み出し時にデータを非反転のまま出力する。また
、データに2進17!11が多い場合にはデータを反転
し、メモリセルにプログラムし、読み出し時にデータを
反転し出力するために、出力の反転・非反転を内部的に
選択する回路を設ける。
場合にはデータを非反転のままメモリセルにプログラム
し、読み出し時にデータを非反転のまま出力する。また
、データに2進17!11が多い場合にはデータを反転
し、メモリセルにプログラムし、読み出し時にデータを
反転し出力するために、出力の反転・非反転を内部的に
選択する回路を設ける。
作用
出力の反転・非反転を選択する回路を内部に設けること
により、メモリセル中のコンタクト窓が最少となる。
により、メモリセル中のコンタクト窓が最少となる。
実施例
第1図は本発明の読み出し専用メモリ回路の一実施例を
示すブロック図である。第1図において、1はメモリセ
ルであってデータ出力端子11を有する。2はセンスア
ンプでデータ入力端子21とデータ出力端子22を有す
る。3は反転・非反転選択回路で選択信号出力端子31
を有する。4は反転・非反転回路で、反転・非反転選択
回路3から選択制御端子42に加えられる制御信号によ
り、データ入力端子41に加えられるセンスアンプ2の
出力データの内容を反転もしくは非反転して出力端子4
3に出力する。反転・非反転選択回路3により反転・非
反転回路4の動作が決定されるように接続されている。
示すブロック図である。第1図において、1はメモリセ
ルであってデータ出力端子11を有する。2はセンスア
ンプでデータ入力端子21とデータ出力端子22を有す
る。3は反転・非反転選択回路で選択信号出力端子31
を有する。4は反転・非反転回路で、反転・非反転選択
回路3から選択制御端子42に加えられる制御信号によ
り、データ入力端子41に加えられるセンスアンプ2の
出力データの内容を反転もしくは非反転して出力端子4
3に出力する。反転・非反転選択回路3により反転・非
反転回路4の動作が決定されるように接続されている。
すなわち、データに2進数Oが多い場合には、データを
非反転のままメモリセルにプログラムし、読み出し時に
データを非反転のまま出力する。また、データに2進数
1が多い場合にはデータを反転してメモリセルにプログ
ラムし、読み出し時にデータを反転して出力するように
反転・非反転選択回路3をプログラムする。
非反転のままメモリセルにプログラムし、読み出し時に
データを非反転のまま出力する。また、データに2進数
1が多い場合にはデータを反転してメモリセルにプログ
ラムし、読み出し時にデータを反転して出力するように
反転・非反転選択回路3をプログラムする。
発明の効果
以上述べたように本発明によれば、きわめて簡易な回路
で、メモリセルのコンタクト窓を最少にすることができ
、実用的にきわめて有用である。
で、メモリセルのコンタクト窓を最少にすることができ
、実用的にきわめて有用である。
第1図は本発明の一実施例における読み出し専用メモリ
回路を示すブロック図、第2図は従来の読み出し専用メ
モリ回路を示すブロック図である。 1・・・・・・メモリセル、2・・・・・・センスアン
プ、3・・・・・・反転・非反転選択回路、4・・・・
・・反転・非反転回路。
回路を示すブロック図、第2図は従来の読み出し専用メ
モリ回路を示すブロック図である。 1・・・・・・メモリセル、2・・・・・・センスアン
プ、3・・・・・・反転・非反転選択回路、4・・・・
・・反転・非反転回路。
Claims (1)
- メモリセルを構成する拡散層と配線の間に導通のある
メモリセルの出力データを2進数1、メモリセルを構成
する拡散層と配線の間に導通のないメモリセルの出力デ
ータを2進数0として読み出す読み出し専用メモリ回路
において、データに2進数0が多い場合には同データを
非反転のまま上記メモリセルにプログラムし、データに
2進数1が多い場合には同データを反転し、上記メモリ
セルにプログラムするとともに、上記プログラム時のデ
ータの非反転・反転に対応してそれぞれのデータを非反
転・反転して読み出す手段を設けたことを特徴とする読
み出し専用メモリ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62124306A JPS63291292A (ja) | 1987-05-21 | 1987-05-21 | 読み出し専用メモリ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62124306A JPS63291292A (ja) | 1987-05-21 | 1987-05-21 | 読み出し専用メモリ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63291292A true JPS63291292A (ja) | 1988-11-29 |
Family
ID=14882068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62124306A Pending JPS63291292A (ja) | 1987-05-21 | 1987-05-21 | 読み出し専用メモリ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63291292A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011508358A (ja) * | 2007-12-27 | 2011-03-10 | インディリンクス カンパニー., リミテッド. | 摩耗度をビットレベルで平準化するフラッシュメモリ装置およびフラッシュメモリプログラミング方法 |
-
1987
- 1987-05-21 JP JP62124306A patent/JPS63291292A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011508358A (ja) * | 2007-12-27 | 2011-03-10 | インディリンクス カンパニー., リミテッド. | 摩耗度をビットレベルで平準化するフラッシュメモリ装置およびフラッシュメモリプログラミング方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63291292A (ja) | 読み出し専用メモリ回路 | |
US4388707A (en) | Memory selecting system | |
JPS62172458A (ja) | マイクロコンピユ−タシステムの出力ポ−トデ−タ設定回路 | |
JPH01194052A (ja) | ディジタル信号処理プロセッサのデータ入出力回路 | |
JPS6143791B2 (ja) | ||
JPH01130692A (ja) | 映像信号記録方法 | |
JPS5936838A (ja) | インタフエ−ス制御方式 | |
JPS62192085A (ja) | ビツト処理回路 | |
JPH02126355A (ja) | アドレス・データ制御回路 | |
JPH01184561A (ja) | 読み出し専用メモリ | |
JPH1031647A (ja) | データバス幅変換制御回路を有するcpuボード | |
JPH0120453B2 (ja) | ||
JPS62239258A (ja) | マイクロコンピユ−タ | |
JPS57178518A (en) | Interruption control circuit | |
JPH03125217A (ja) | フロツピーデイスク装置 | |
JPH01109474A (ja) | ディジタル信号処理回路 | |
JPS63197260A (ja) | 記憶装置制御方式 | |
JPH03142387A (ja) | テストモード設定回路 | |
JPS63173128A (ja) | デイジタル・シグナル・プロセツサlsi | |
JPS5952357A (ja) | バルクマルチコ−ルシステムのプログラムロ−ド方式 | |
JPS6320631A (ja) | レジスタ選択方式 | |
JPH05298068A (ja) | 比較器 | |
JPH03118648A (ja) | Cpu制御におけるメモリ領域の有効活用方法 | |
JPS62286102A (ja) | シ−ケンサの間接アドレスの内容設定方法 | |
JPS6367604A (ja) | プロセス信号の変換装置 |