JPH01245350A - ウエイト挿入方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサとメモリと入出力制御、周
辺機器制御等各種制御用集積回路等（以下、ペリフェラ
ルと言う）からなるマイクロコンピュータ応用機器に適
用されるウェイト挿入方式に関し、特に、マイクロプロ
セッサのデータの読み書きを制御するための信号のひと
つであるＷＡＩＴ信号を発生するウェイト挿入方式に関
するものである。

〔従来の技術〕

前記のようなマイクロコンピュータ応用機器の差率構成
を第３図に示す。マイクロプロセッサ１１がメモリ１２
．ペリフェラル１３〜１４とデータの読み書きを行う場
合、アドレス信号２１、アクセス制御信号（リード（以
下ＫＬ）と記す）信号２３、ライト（以下ＷＲと記す）
信号２４、ＷＡＩＴ信号２５　）Ｋよってデータ信号２
２のやシとシを行う。

各信号のタイムチャート例を第５図に示す。通常は第５
図（ａ）のように、アドレス信号２１にて指定されたメ
モリ１２またはべりフェラル１３〜１４はＲＤ信号２３
またはＷ几信号２４の時間内にマイクロプロセッサ１１
に対して応答する（ここでは３タイムスロツト内）。

しかし一般にマイクロプロセッサ１１、メモリ１２の動
作速度に比べてペリフェラル１３〜１４の動作速度祉遅
いため、ＷＡＩＴ信号２５によってウェイトサイクルを
挿入し、ペリフェラル１３〜１４の動作速度に合わせる
ことが必要である。第３図ではべりフェラル１３に対し
て読み書きを行う場合はデコーダ１８１から出力される
選択信号２６によってウェイト制御回路１９１が第５図
（ｂ）のようにウェイト信号２５を出力する。マイクロ
プロセッサ１１はＷＡＩＴ信号２５を検出しＲ１）信号
２３またはＷＲ信号２４をＷＡＩＴ信号２５の幅だけ（
ここでＦｉ２タイムスロット）引き延ばすことによシラ
エイトサイクルを挿入する。

また第４図では、デコーダ１５、ウェイト制御回路２０
が複数のペリフェラルを制御する場合で、デコーダ１５
が複数のペリフェラルに対し選択信号２６を出力し、ウ
ェイト制御回路２０はそれらの選択信号２６に対して各
々必要なＷＡＩＴ信号２５を発生させること以外は第３
図と同じである。

〔発明が解決しようとする課題〕

上記のようなシステムを高速に動作させるためには各々
のペリフェラルに対して最適なＷＡＩＴ信号を発生させ
、ウェイトサイクルを挿入する必要がある。また、通常
は個々のペリフェラルに対して個別にデコーダ１８１〜
１８２とウェイト制御回路１９１〜１９２を設けると回
路が冗長になるので、第４図の様に一組のデコーダ１５
とウェイト制御回路２０で必要な選択信号２６とＷＡＩ
’ｌ’信号２５を発生させる。

この場合、ウェイト制御回路２０は通常ペリフェラルの
構成に従って個々にハードウェアで構成され、一般に複
雑になったシ、ペリフェラルの構成が変わると大幅な変
更が必要になるなど未軟性に欠けるといった欠点があっ
た。

マイクロプロセッサとメモリ、各種制御用集積口路等か
らなるマイクロコンピュータ応用機器において、通常自
分がアクセスされていない時はアドレス信号とアクセス
制御信号とを入力しウェイト制御用信号を出力し、また
他のメモリと同様にマイクロプロセッサからデータの読
み書きも可能なウェイト制御用メモリと、アクセス制御
信号と前記ウェイト制御用信号とを入力しＷＡＩＴ信号
を出力するウェイト制御回路とを有するウェイト挿入方
式を提供する。

〔実施例〕

本発明の一実施例の回路構成を第１図に示す。

ここでウェイト制御用メモリ１６はアドレス信号２１を
入力し、ペリフェラル１３〜１４の割シ当てられたアド
レスに対してウェイトサイクルが１タイムスロット幅必
要ならウェイト制御用信号２７として例えばデータ“１
＃、２タイムスロット幅必要ならデータ′２”を出力す
る回路である。そのデータはマイクロプロセッサ１１か
ら他のメモリと同様に読み書きすることができ、書き込
みによって設定することができる。またウェイト制御回
路１７はウェイト制御信号２７とアクセス制御信号に従
って必要なウェイトサイクルに対応するＷＡＩＴ信号２
５を発生する回路である。

第２図は上記動作を説明するタイムチャート例である。

第２図（ａ）は第５図（ａ）と同じ通常の場合である。

第２図（ｂ）は２タイムスロット幅のウェイトサイクル
を挿入する場合で、アドレス信号２１とＲ１）信号２３
によってウェイト制御メモリ１６がウェイト制御用信号
２７としてデータ″″２＃を出力し、その結果としてウ
ェイト制御回路１７がＷＡ　Ｉ　’１’信号２５を２タ
イムスロット幅だけ出力する。

〔発明の効果〕

本発明の特長は、第１にウェイト制御用メモリ、ウェイ
ト制御回路の構成がペリフェラルの構成によらないこと
である。従って同一回路を各種のマイクロコンピュータ
応用機器にそのまま適用することができる。第２に各々
のペリフェラルに対するウェイト挿入後をマイクロプロ
セッサ１１から任意に設定、変更できることである。例
えばペリフェラルの集積回路を高速動作可能な物に量き
換える場合もハードウェアの変更は不要である。またペ
リフェラルの使用条件によってウェイト挿入数をきめ細
かく設定、変更することができるので、システム全体と
してよシ高速な動作が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図はその
動作を説明するタイムチャートである。 第３図は従来の一例のブロック図、第４図は従来の別の
例のブロック図、第５図はそれらの動作を説明するタイ
ムチャートである。 １１・・・マイクロプロセッサ、１２・・・メモ１ハ１
３〜１４・・・ペリフェラル１〜ペリフエラルＮ１１５
．１８１，１８２・・・デコーダ、１６・・・ウェイト
制御用メモリ、１７，１９１，１９２．２０・・・ウェ
イト制御回路、２１・・・アドレス信号、２２・・・デ
ータ信号、２３・・・ＲＤ倍信号２４・・・ＷＲ，信号
、アクセス制御用信号、２５・−ＷＡＩＴ信号、２６・
・・選択信号、２７・・・ウェイト制御用信号。 代理人　弁理士　　内　原　　　音 光１図 第２図（ｄ） 第２図（１）） システムフロック アドレス信号 ウェイトアイクル 第３図 榮５図（ａ） 第Ｓ図（ｂ）

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサとメモリ、各種制御用集積回路等か
   らなるマイクロコンピュータ応用機器のウェイト挿入方
   式において、通常自分がアクセスされていない時はアド
   レス信号とアクセス制御信号とを入力しウェイト制御用
   信号を出力し、また他のメモリと同様にマイクロプロセ
   ッサからデータの読み書きも可能なウェイト制御用メモ
   リと、アクセス制御信号と前記ウェイト制御用信号とを
   入力しＷＡＩＴ信号を出力するウェイト制御回路とを有
   することを特徴とするウェイト挿入方式。