JPH05216666A - スタック制御方法、及びエミュレータ - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、マイクロプロセッサによる
プログラム実行／停止の際にスタックポインタ領域によ
りデータバス幅が変化する場合において、ソフトウェア
によるスタックポインタエリア管理を省略することにあ
る。 【構成】 バイトアクセスに係る情報待避のためのメモ
リアドレスカウントアップ量をワードアクセスに係る情
報待避の場合の１／２となるように制御することによ
り、当該マイクロプロセッサ１が、スタックポインタの
示すアドレスに対して常にワードアクセスを行うことを
可能とし、ソフトウェアによるスタックポインタ領域管
理を不要とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサの
例外処理時のスタック制御技術、さらには当該プロセッ
サによるプログラム実行／停止の際にスタックポインタ
領域によりデータバス幅が変化する場合においてソフト
ウェアによるスタックポインタ領域管理を省略するため
の技術に関し、例えばターゲットプログラムをマイクロ
プロセッサに実行させることにより、ターゲットシステ
ム上で動作するソフトウェアの開発支援を可能とするイ
ンサーキットエミュレータに適用して有効な技術に関す
る。

【０００２】

【従来の技術】マイクロプロセッサ（マイクロコンピュ
ータ）応用機器の開発において、その応用システムのデ
バッグやそのシステムの詳細な評価を行うため、エミユ
レータが使用されている。例えばインサーキットエミュ
レータは、ソフトウェア開発用のホストコンピュータ
と、開発中のターゲットシステムとの間に接続され、そ
のターゲットシステムに含まれるマイクロプロセッサ
（ターゲットプロセッサ）の機能を代行する一方でデバ
ッガとしての機能をもち、詳細なシステムデバッグを支
援する。そのようなインサーキットエミュレータを用い
た応用システムのデバッグにおいて、任意のプログラム
カウンタの値からプログラムを実行し、任意のアドレス
でそのプログラム実行を停止させることが行われる。す
なわち、エミュレータ側に設けられたスタック専用のメ
モリにプログラム実行に必要なプログラムカウンタ、カ
ウンタのページ、プロセッサのステータスを予めセット
しておくことによって当該専用メモリからプログラムカ
ウンタ、カウンタのページ、プロセッサのステータスが
をプロセッサによって読出され、プログラム実行が開始
される。また、任意のプログラムブレーク条件を予め設
定しておき、プログラム動作中にブレーク条件が一致し
た場合に、プロセッサへのブレーク割込み信号がアサー
トされ、それにより当該プログラム実行が実質的に停止
される。そのとき次のプログラムカウンタ、カウンタの
ページ、プロセッサのステータスが専用メモリに書込ま
れる。実行／停止の際の専用メモリへのリードデータ／
ライトデータはそのときのスタックポインタ値によりバ
イトとして有効な場合とワードとして有効な場合があ
る。

【０００３】尚、インサーキットエミュレータの動作に
ついて記載された文献の例としては、１９８９年６月２
０日に電波新聞社から発行された「マイコン開発のすべ
て（第７８頁から第９５頁）」がある。

【０００４】

【発明が解決しようとする課題】上記のようにマイクロ
プロセッサによるプログラム実行／停止の際にスタック
ポインタ領域によりデータバス幅が変化する。このた
め、デバッグ対象とされるプログラムの実行／停止の際
に、スタック専用のメモリにリード／ライトされるデー
タ値が、バイト／ワードのいずれのバス幅で有効になる
かを管理しなければならない。つまり、スタックポイン
タ値によって、スタック／アンスタックされるデータが
バイトとして有効な場合とワードとして有効な場合とが
あるため、スタックポインタが移動されてバイトデータ
とワードデータとにまたがった場合にはスタック／アン
スタックの内容がバイト／ワードのどちらで有効なのか
をソフトウェアによって追跡する必要があった。しかし
ながら、上記のようにバイト／ワードのいずれのバス幅
でデータ値が有効になるかををソフトウェアで管理する
にはバイトアクセス／ワードアクセスのそれぞれにおい
て、データ値が有効になる場合を全て抽出する必要があ
り、そのためのソフトウェア量は膨大なものにならざる
を得なかった。また、そのように膨大なソフトウェアに
おいてはバグを作り込む可能性が高いことが経験的に認
められる。

【０００５】本発明の目的は、マイクロプロセッサによ
るプログラム実行／停止の際にスタックポインタ領域に
よりデータバス幅が変化する場合において、ソフトウェ
アによるスタックポインタ領域管理を省略するための技
術を提供することにある。

【０００６】また本発明の別の目的は、上記のようにソ
フトウェアによるスタックポインタ領域管理を省略する
ことによってソフトウェア量を低減することにある。

【０００７】さらに本発明の別の目的は、エミュレーシ
ョン用マイクロプロセッサによるプログラム実行／停止
の際にスタックポインタ領域によりデータバス幅が変化
する場合においてソフトウェアによるスタックポインタ
領域管理の省略を図ったエミュレータを提供することに
ある。

【０００８】本発明の上記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１０】すなわち、マイクロプロセッサの例外処理
時における当該マイクロプロセッサの動作情報を所定の
メモリへ待避するに際して、バイトアクセスに係る情報
待避のためのメモリアドレスカウントアップ量をワード
アクセスに係る情報待避の場合の１／２となるように制
御するものである。さらに具体的には、上記マイクロプ
ロセッサのアクセスタイプ、すなわちワードアクセスか
バイトアクセスかを当該プロセッサのステータス信号に
より判定し、スタックポインタがワード領域にある場合
には上記メモリのアドレスを＋２づつカウントアップす
るとともに、スタックポインタがバイト領域にある場合
には上記メモリのアドレスを＋１づつカウントアップす
ることによって上位データと下位データとを偶数アドレ
スと奇数アドレスとに割当てるように制御する。

【００１１】また、マイクロプロセッサのブレーク例外
処理時における当該マイクロプロセッサの動作情報を待
避するためのメモリと、上記マイクロプロセッサのバイ
トアクセス時に有効となるデータバス幅がワードアクセ
ス時の１／２とされるとき、バイトアクセスに係る情報
待避のためのメモリアドレスカウントアップ量をワード
アクセスに係る情報待避の場合の１／２となるように制
御するための制御手段とを含んでエミュレータを構成す
るものである。

【００１２】

【作用】上記した手段によれば、マイクロプロセッサに
よるプログラム実行／停止の際にスタックポインタ領域
によりデータバス幅が変化する場合において、バイトア
クセスに係る情報待避のためのメモリアドレスカウント
アップ量をワードアクセスに係る情報待避の場合の１／
２となるように制御することは、当該マイクロプロセッ
サが、スタックポインタの示すアドレスに対して常にワ
ードアクセスを行うことを可能とし、そのことが、スタ
ック／アンスタックの内容がバイト／ワードのどちらか
で有効となるかを追跡するためのソフトウェアによる処
理を不要とする。

【００１３】

【実施例】図２には本発明の一実施例に係るインサーキ
ットエミュレータと、それを含むソフトウェア開発シス
テムが示される。

【００１４】同図に示されるソフトウェア開発システム
は、特に制限されないが、ＣＲＴディスプレイ１６とキ
ーボード４２とを含むホストコンピュータ３２と、当該
ホストコンピュータ３２のＲＳ２３２Ｃポートを利用し
て結合されたインサーキットエミュレータ４３とを含
む。インサーキットエミュレータ４３は、ソフトウェア
開発用のホストコンピュータ３２と、開発中のターゲッ
トシステム５０との間に接続され、そのターゲットシス
テム１１に含まれるマイクロプロセッサ（ターゲットプ
ロセッサ）の機能を代行する一方でデバッガとしての機
能をもち、詳細なシステムデバッグを支援する。そのよ
うなインサーキットエミュレータ４３において、エミュ
レータ本体３３は、シリアルライン３４を介して上記ホ
ストコンピュータ３２に結合され、このホストコンピュ
ータ３２との間で各種制御信号や必要データのやり取り
が可能とされ、また、インタフェースケーブル２２を介
してターゲットシステム５０に結合される。インタフェ
ースケーブル２２の先端部に設けられた接続器具９は、
ターゲットシステム１１に設けられたターゲットプロセ
ッサ取付け用ソケット（ＩＣソケットなどと称され
る）、若しくはターゲットシステム１１のボードに形成
されたターゲットプロセッサ取付け部に対して着脱自在
とされる。

【００１５】図３には上記エミュレータ本体３３の全体
的な構成が示される。

【００１６】マイクロプロセッサ応用機器としてのター
ゲットシステム５０に搭載されるターゲットマイクロプ
ロセッサと等価なエミュレーション用マイクロプロセッ
サ（エミュレーションプロセッサと称する）１は、最も
優先度が高い割込みとされるＮＭＩ（割込み）信号５１
の入力端子を有する。エミュレーションバス２には、エ
ミュレーションプロセッサ１がターゲットマイクロプロ
セッサの機能を代行する際に当該プロセッサ１の所定の
状態切換えを行うためのエミュレーション制御部３、エ
ミュレーション動作制御時に使用されるメモリ４、エミ
ュレーションプロセッサ１の制御状態やエミュレーショ
ンバス２の状態を監視することによって、ターゲットプ
ログラムの実行を実質的に停止させるためのブレーク検
出回路５、エミュレーションバス２に与えられるアドレ
スやデータ並びに制御信号を逐次トレースして蓄えるト
レース回路６、ターゲットシステムに含まれるべきデー
タメモリやプログラムメモリを代行するためのエミュレ
ーションメモリ７、及び図２に示されるターゲットシス
テム５０との結合のためのユーザインタフェース部８が
それぞれ結合される。上記ＮＭＩ信号５１は、上記ブレ
ーク検出回路５によってブレーク条件成立が検出された
場合にアサートされる。

【００１７】上記エミュレーション制御部３、メモリ
４、ブレーク検出回路５、トレース回路６、及びエミュ
レーションメモリ７は、システムバス１１を通じてコン
トロール用マイクロプロセッサ（コントロールプロセッ
サと称する）１２の制御を受けるようになっている。シ
ステムバス１１には、システムメモリ１３やＩ／Ｏイン
タフェース部１４が結合され、このＩ／Ｏインタフェー
ス部１４を介して、ＣＲＴディスプレイ１６を含むホス
トコンピュータ３２が結合される。一般にインサーキッ
トエミュレータでは、割込み入力あるいはインタラプト
命令実行の例外処理によるスタック前にマイクロプロセ
ッサの動作空間をターゲットプログラム実行状態からエ
ミュレータ制御状態に切換え、ブレーク発生時にステー
タスレジスタにセットされたブレーク要因情報からステ
ータスレジスタのブレーク要因を解析するようにしてい
る。

【００１８】ここで従来方式に従えば、マイクロプロセ
ッサによるプログラム実行／停止の際にスタックポイン
タ領域によりデータバス幅が変化し、そのためにデバッ
グ対象とされるプログラムの実行／停止の際スタックポ
インタの領域によりメモリにリード／ライトされるデー
タ値が、バイト／ワードのいずれのバス幅で有効になる
かをソフトウェアによって管理しなければならならず、
そのためのソフトウェア量は膨大なものにならざるを得
なかった。

【００１９】そこで本実施例においては、ソフトウェア
によるスタックポインタ領域管理を省略するため、マイ
クロプロセッサの例外処理時における当該マイクロプロ
セッサの動作情報を所定のメモリへ待避するに際して、
バイトアクセスに係る情報待避のためのメモリアドレス
カウントアップ量をワードアクセスに係る情報待避の場
合の１／２となるように制御するようにしている。すな
わち、スタック専用メモリへのアクセスアドレスをスタ
ックポインタの存在する領域に応じて次のようにコント
ロールする。

【００２０】プログラムの実行／停止の際、スタックポ
インタがデータバス幅つまりワード（例えば１６ビッ
ト）のメモリ領域にある場合、リード／ライトされるデ
ータは、ワード単位に有効になる。従ってスタックポイ
ンタがワード領域にある場合には、専用メモリのアクセ
スアドレスを＋２づつカウントアップさせ、上位データ
と下位データをワードでアクセスさせる。スタックポイ
ンタがデータバス幅つまりバイト（例えば８ビット）の
メモリ領域にある場合、プロセッサがスタックサイクル
／アンスタックサイクルでワードアクセスするためリー
ド／ライトされるデータは、バイト単位に有効になり下
位データ（又は上位データ）は無効データである。従っ
てスタックポインタがバイト領域にある場合には、専用
メモリのアクセスアドレスを＋１づつカウントアップさ
せ、上位データを偶数アドレスに、下位データを奇数ア
ドレスに待避させる。それにより、スタックポインタの
位置がバイト領域かワード領域のいずれにあってもプロ
グラムの実行／停止の際に専用メモリに待避されたデー
タは常にワード単位で有効になる。従って専用メモリへ
のソフトウエア管理は、スタックポインタの位置を意識
せずに常にワードアクセスを行うことができ、ソフトウ
エア自身のプログラム量が軽減でき、そのようなプログ
ラム内容の簡略化により潜在的バグの削減が図れる。以
上のようなスタック制御は、上記エミュレーション制御
部３によって行われる。

【００２１】図１には上記エミュレータ本体３３におけ
るエミュレーション制御部３の詳細な構成例が示され
る。

【００２２】図１において、ターゲットマイクロプロセ
ッサの機能を代行してターゲットシステムを制御するた
めのエミュレーションプロセッサ１は、メモリ４のプロ
グラム実行により空間制御回路を動作させることによっ
て、ターゲットプログラムを実行することができる。ま
た、ブレーク検出回路５により、予め設定されたブレー
ク条件がターゲットプログラム実行中に検出された場
合、当該ターゲットプログラムの実行を停止する。スタ
ック／アンスタック専用メモリ６６及び６７は、ターゲ
ットプログラムの実行／停止の際のエミュレーションプ
ロセッサ１の次のプログラムカウンタ、カウンタのペー
ジ、当該プロセッサ１のステータスの各情報を格納する
ための専用メモリである。このメモリ６６，６７は選択
信号／ＨＣＳ，／ＬＣＳ（各信号名の先頭の／は当外信
号がローアクティブであることを示す）がローレベルに
アサートされることによって動作可能状態とされ、ライ
ト信号／ＷＲがローレベルにアサートされることによっ
て書込み可能状態とされる。ターゲットプログラムは、
以下の手順で実行される。

【００２３】ターゲットプログラムの実行開始を示すプ
ログラムカウンタ、カウンタのページ、及びプロセッサ
のステータス情報を、エミュレーションプロセッサ１か
ら出力されるプロセッサアドレスＣＰＵＡとデータＤ１
５〜Ｄ０とでメモリ６６及び６７に書込む。その場合の
制御は、メモリ４のシステムプログラムをエミュレーシ
ョンプロセッサが実行することによって可能とされる。
その後プロセッサ動作復帰命令を実行するとエミュレー
ションプロセッサ１は、スタックポインタの示している
アドレスからプロセッサのステータス情報、カウンタの
ページ、プログラムカウンタの順にリードする。その
際、エミュレーション制御部３に含まれる空間制御回路
によりスタックポインタの示しているアドレス領域側の
アクセスを禁止する。そしてＳＴＭアドレスカウンタ６
４からのアドレスＳＴＭＡがアドレスマルチプレクサ６
５によって選択されてメモリ６６及び６７に供給され
る。このアドレスマルチプレクサ６５は、アドレスマル
チプレクサ選択信号ＳＥＬＥＣＴによってその切換え動
作が制御される。アドレスマルチプレクサ選択信号ＳＥ
ＬＥＣＴは、スタックメモリコントロール信号ＳＴＭに
等しい。

【００２４】尚、上記ＳＴＭアドレスカウンタ６４にお
いて、アドレスＳＴＭＡの初期値は、ＩＮＤＡレベルす
なわちＨ’０とされる。また、上記ＳＴＭアドレスカウ
ンタ６４には、上記エミュレーションプロセッサ１によ
るターゲットプログラム実行状態を示す信号ＲＵＮが入
力されるようになっており、当該信号ＲＵＮによって上
記ＳＴＭアドレスカウンタ６４の動作が制御されるよう
になっている。

【００２５】エミュレーションプロセッサ１のリードサ
イクル時にメモリ６６及び６７にプロセッサ１のステー
タス情報、カウンタのページ、プログラムカウンタが既
に書込まれており、それがエミュレーションプロセッサ
１に読込まれる。その際、ＳＴＭアドレスカウンタ６４
の出力としてのアドレスＳＴＭＡは、エミュレーション
プロセッサ１のリード回数に合わせてカウントアップさ
れる。すなわち、ライト信号／ＷＲがエミュレーション
プロセッサ１によってハイレベルにネゲートされた状態
（リード状態）で負論理積ゲート７０から出力されるア
ドレスカウンタクロックＳＴＭＡＣＰを計数することに
よってスタックカウンタ用アドレスＳＴＭＡがカウント
アップされる。リード終了後、図示されない空間制御回
路により以降の空間がターゲットプログラム実行状態に
なり、メモリ６６及び６７に供給されるアドレスが、ア
ドレスマルチプレクサ６５によりアドレスＳＴＭＡから
プロセッサアドレスＣＰＵＡに切換えられる。ターゲッ
トプログラムの実行停止の場合は、エミュレーションプ
ロセッサ１の動作が実行の場合とは逆になる。上記ブレ
ーク検出回路５によりエミュレーションプロセッサ１に
対するブレーク割込み信号５１がアサートされると、エ
ミュレーションプロセッサ１がそのときのスタックポイ
ンタの示しているアドレスに当該プロセッサの次のプロ
グラムカウンタ、カウンタのページ、ステータス情報を
順にライトする。この場合も上記の実行時と同様に空間
制御回路によりスタックポインタの示しているアドレス
領域側のアクセスが禁止され、ＳＴＭアドレスカウンタ
６４からのアドレスＳＴＭＡが、アドレスマルチプレク
サ６５で選択されてメモリ６６及び６７に供給される。
アドレスＳＴＭＡもライト回数に従ってカウントアップ
され、エミュレーションプロセッサ１の出力データＤ１
５〜Ｄ０がバッファ６８，６９を介してメモリ６６，６
７に書込まれる。

【００２６】ここで従来技術に従えば、ターゲットプロ
グラム実行時／停止時のＳＴＭアドレスカウンタ６４の
アドレスＳＴＭＡがエミュレーションプロセッサ１のリ
ード／ライトサイクルに合わせてカウトアップされ、メ
モリ６６及び６７の両方がアクセスされる。このため、
バイト単位にデータが有効な場合、上位データと下位デ
ータのどちらが有効なのか不明となる。仮にバイト単位
にデータが有効な場合、有効なデータ側のメモリのみア
クセスしてもソフトウェアでは上位データ／下位データ
のどちらが有効かは検出できない。

【００２７】それに対して本実施例では、エミュレーシ
ョンプロセッサ１から出力されるバイト領域ステータス
信号／Ｂ３ＣＹ信号により、カウンタ制御回路６３でバ
イト領域への２回のバスサイクルのうち、１回目のバス
サイクルではＳＴＭアドレスカウンタ６４の許可信号／
ＥＮＡＢＬＥをハイレベルにネゲートしておき、２回目
のバスサイクルではアドレスＳＴＭＡのカウントアップ
を許可する。その際のメモリの選択信号は、バイト領域
ステータス信号／Ｂ３ＣＹ、ワードアクセスステータス
信号／ＷＯＲＤ、スタックメモリコントロール信号ＳＴ
Ｍ、アドレスＡ０を取込む／ＣＳ作成回路６２によって
生成される。１回目の偶数アドレスではメモリ６６の選
択信号／ＨＣＳがローレベルにアサートされ、２回目の
奇数アドレスではメモリ６７の選択信号／ＬＣＳがロー
レベルにアサートされる。従って、スタックポインタが
バイト領域にある場合でも、エミュレーションプロセッ
サ１のリード／ライトが、あたかもワード領域に対して
アクセスしたと同じ状態になる。

【００２８】図４にはターゲットプログラムの実行停止
時において、スタックポインタの位置がワード領域から
バイト領域に移動した場合の信号状態が示され、図５に
は、そのときのスタック／アンスタック専用メモリ６
６，６７のデータ状態が示される。

【００２９】図４においてのバスサイクルでは、ＳＴ
Ｍアドレスカウンタ６４のアドレスＳＴＭＡの初期値
Ｈ’０が専用メモリ６６，６７に入力される。スタック
ポインタの値がワード領域にあるため、カウント許可信
号／ＥＮＡＢＬＥがローレベルにアサートされ、リード
信号／ＲＤ，ライト信号／ＷＲから作成されたカウンタ
クロック信号ＳＴＭＡＣＰによりアドレスＳＴＭＡが
Ｈ’１になる。専用メモリ６６，６７の０番地にデータ
が書込まれた状態が図５のである。

【００３０】次に図４においてのバスサイクルでは、
スタックポインタ値がバイト領域になるためエミュレー
ションプロセッサ１から出力されるバイト領域ステータ
ス信号／Ｂ３ＣＹがローレベルにアサートされる。これ
によりカウンタ制御回路６３でカウント許可信号／ＥＮ
ＡＢＬＥがハイレベルにネゲートされるのでアドレスＳ
ＴＭＡは変化せず、Ｈ’１のままである。そしてそのと
き選択信号／ＨＣＳがローレベルにアサートされ、それ
により上位データＤ１５〜Ｄ８がバッファ６８を介して
メモリ６６の偶数アドレスに書込まれる。これが図５の
に相当する。そしてバイト領域へのワードアクセスし
た場合の２回目のバスサイクルでは、アドレスＳＴＭＡ
は変化せずＨ’１のままで専用メモリ６７の選択信号／
ＬＣＳがローレベルにアサートされ、下位データＤ７〜
Ｄ０がバッファ６９を介してメモリ６７の奇数アドレス
に書込まれる。カウンタ制御回路６３でカウント許可信
号／ＥＮＡＢＬＥは、２回目のバスサイクルで許可さ
れ、バスサイクルの終りでカウンタクロック信号ＳＴＭ
ＡＣＰによりアドレスＳＴＭＡがＨ’２になる。以上の
２回のバスサイクルで図５の、となる。従って、図
５のＳＴＭＡ１の書込みデータが上記ＳＴＭＡ０の場合
と同様にワードで有効になる。このようにエミュレーシ
ョンプロセッサ１のアクセスサイクルがワードかバイト
かをステータス信号により判定し、専用メモリ６６，６
７のアドレスカウントアップ量を制御することにより、
スタックポインタの示すアドレスに対して常にワードア
クセスを行うことが可能とされ、それによって、ソフト
ウェアによるスタックポインタ領域管理が不要とされ
る。

【００３１】上記実施例によれば以下の作用効果が得ら
れる。

【００３２】（１）マイクロプロセッサによるプログラ
ム実行／停止の際にスタックポインタ領域によりデータ
バス幅が変化する場合において、バイトアクセスに係る
情報待避のためのメモリアドレスカウントアップ量をワ
ードアクセスに係る情報待避の場合の１／２となるよう
に制御することにより、当該マイクロプロセッサが、ス
タックポインタの示すアドレスに対し常にワードアクセ
スを行うことが可能とされ、それによって、ソフトウェ
アによるスタックポインタ領域管理が不要とされる。つ
まり、デバッグするプログラムの実行／停止の際スタッ
クポインタ領域によりデータバス幅が変化するにもかか
わらず、ソフトウェアでのスタックポインタの領域管理
をする必要がなくなり、ソフトウェアではスタック内容
を常にワード単位で処理することができるので、制御用
ソフトウェア量の軽減を図ることができ、また、プログ
ラム内容が簡略化されることにより潜在的バグの削減が
可能とされる。

【００３３】（２）マイクロプロセッサ１のブレーク例
外処理時における当該マイクロプロセッサの動作情報を
待避するためのメモリ６６，６７を設け、さらに上記マ
イクロプロセッサのバイトアクセス時に有効となるデー
タバス幅がワードアクセス時の１／２とされるとき、バ
イトアクセスに係る情報待避のためのメモリアドレスカ
ウントアップ量をワードアクセスに係る情報待避の場合
の１／２となるように制御するための制御手段としてカ
ウンタ制御回路６３，ＳＴＭアドレスカウンタ６４、及
び／ＣＳ作成回路６２を設けることによって、メモリ６
６，６７へのリード／ライトが常にワードデータとして
有効になるようにハードウェアによって制御することが
でき、上記（１）の作用効果を有するインサーキットエ
ミュレータを得ることができる。

【００３４】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００３５】例えば、上記実施例では、バイトアクセス
に係る情報待避のためのメモリアドレスカウントアップ
量をワードアクセスに係る情報待避の場合の１／２とな
るように制御するための制御手段としてのカウンタ制御
回路６３，ＳＴＭアドレスカウンタ６４をエミュレーシ
ョンプロセッサ１の外部に設けるようにしたが、同様の
機能実現手段をマイクロプロセッサの内部に設けること
によって、スタックポインタの存在位置にかかわらず、
常にワード単位でデータが入出力されるようにしてもよ
い。

【００３６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるインサ
ーキットエミュレータに適用した場合について説明した
が、本発明はそれに限定されるものではなく、例えば各
種デバッグツールやマイクロコンピュータ応用システム
に広く適用することができる。

【００３７】本発明は、少なくともマイクロプロセッサ
の例外処理時における当該マイクロプロセッサの動作情
報を所定のメモリへ待避することを条件に適用すること
ができる。

【００３８】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００３９】すなわち、マイクロプロセッサによるプロ
グラム実行／停止の際にスタックポインタ領域によりデ
ータバス幅が変化する場合において、バイトアクセスに
係る情報待避のためのメモリアドレスカウントアップ量
をワードアクセスに係る情報待避の場合の１／２となる
ように制御することにより、当該マイクロプロセッサが
スタックポインタの示すアドレスに対して常にワードア
クセスを行うことが可能とされる。そのためソフトウェ
アによるスタックポインタ領域管理が不要とされ、制御
用ソフトウェア量の軽減を図ることができる。また、そ
のようにプログラム内容が簡略化されることにより潜在
的バグの削減が可能とされる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るインサーキットエミュ
レータにおける主要部の詳細な構成ブロック図である。

【図２】上記インサーキットエミュレータを含むソフト
ウェア開発装置の斜視図である。

【図３】上記インサーキットエミュレータの全体的な構
成ブロック図である。

【図４】上記インサーキットエミュレータの主要部の動
作タイミング図である。

【図５】上記インサーキットエミュレータの主要部の作
用説明図である。

【符号の説明】

１ エミュレーションプロセッサ ２ エミュレーションバス ３ エミュレーション制御部 ４ メモリ ５ ブレーク検出回路 ６ トレース回路 ７ エミュレーションメモリ ８ ユーザインタフェース部 ９ 接続器具 １１ システムバス １２ コントロールプロセッサ １３ システムメモリ １４ Ｉ／Ｏインタフェース部 １６ ＣＲＴディスプレイ ２２ インタフェースケーブル ３２ ホストコンピュータ ３３ エミュレータ本体 ３４ シリアルライン ４２ キーボード ４３ インサーキットエミュレータ ５０ ターゲットシステム ６２ ／ＣＳ作成回路 ６３ カウンタ制御回路 ６４ ＳＴＭアドレスカウンタ ６５ アドレスマルチプレクサ ６６ スタック／アンスタック専用メモリ ６７ スタック／アンスタック専用メモリ ６８ データバスバッファ ６９ データバスバッファ ／ＲＤ リード信号 ／ＷＲ ライト信号 ／Ｂ３ＣＹ バイト領域ステータス信号 ／ＷＯＲＤ ワードアクセスステータス信号 ＳＴＭＡＣＰ ＳＴＭアドレスカウンタクロック信号 ／ＥＮＡＢＬＥ ＳＴＭアドレスカウンタ許可信号 ＲＵＮ ターゲットプログラム実行状態信号 ＩＮＤＡ ＳＴＭＡ初期値 ＣＰＵＡ プロセッサアドレス Ｄ１５〜Ｄ０ データ ＳＴＭ スタックメモリコントロール信号 ＳＥＬＥＣＴ アドレスマルチプレクサ選択信号 ＳＴＭＡ スタック／アンスタック用アドレス ／ＨＣＳ メモリ６６の選択信号 ／ＬＣＳ メモリ６７の選択信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサの例外処理時におけ
   る当該マイクロプロセッサの動作情報を所定のメモリへ
   待避するためのスタック制御方法において、上記マイク
   ロプロセッサのバイトアクセス時に有効となるデータバ
   ス幅がワードアクセス時の１／２とされるとき、当該マ
   イクロプロセッサのアクセスタイプを当該プロセッサの
   ステータス信号により判定し、バイトアクセスに係る情
   報待避のためのメモリアドレスカウントアップ量をワー
   ドアクセスに係る情報待避の場合の１／２に制御するこ
   とにより、当該メモリに待避されたデータをワード単位
   で処理可能にすることを特徴とするスタック制御方法。
2. 【請求項２】 スタックポインタがワード領域にある場
   合には上記メモリのアドレスカウントアップ量を＋２と
   し、スタックポインタがバイト領域にある場合には上記
   メモリのアドレスカウントアップ量を＋１とすることに
   よって上位データと下位データとを上記メモリの偶数ア
   ドレスと奇数アドレスとに割当てるようにした請求項１
   記載のスタック制御方法。
3. 【請求項３】 ソフトウェアデバッグ対象とされるター
   ゲットプログラムをマイクロプロセッサに実行させるこ
   とにより、ターゲットシステム上で動作するソフトウェ
   アの開発支援を可能とするエミュレータにおいて、上記
   マイクロプロセッサのブレーク例外処理時における当該
   マイクロプロセッサの動作情報を待避するためのメモリ
   と、上記マイクロプロセッサのバイトアクセス時に有効
   となるデータバス幅がワードアクセス時の１／２とされ
   るとき、当該マイクロプロセッサのアクセスタイプを当
   該マイクロプロセッサのステータス信号により判定し、
   バイトアクセスに係る情報待避のためのメモリアドレス
   カウントアップ量をワードアクセスに係る情報待避の場
   合の１／２となるように制御することにより当該メモリ
   に待避されたデータをワード単位で処理可能にするため
   の制御手段とを含むことを特徴とするエミュレータ。