JP2001313655A - Ｉｅｅｅ１３９４バス解析方法及び装置 - Google Patents
Ｉｅｅｅ１３９４バス解析方法及び装置Info
- Publication number
- JP2001313655A JP2001313655A JP2000134177A JP2000134177A JP2001313655A JP 2001313655 A JP2001313655 A JP 2001313655A JP 2000134177 A JP2000134177 A JP 2000134177A JP 2000134177 A JP2000134177 A JP 2000134177A JP 2001313655 A JP2001313655 A JP 2001313655A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- circuit
- signal
- physical layer
- layer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】実際に使用されるシステムの電子機器間バス上
の事象を解析する。 【解決手段】ＩＥＥＥ１３９４バスに物理層回路３７を
接続し、物理層回路３７に供給するリンクパワーステー
タス信号ＬＰＳ２を低レベルに固定することにより、物
理層回路３７をリピータとして機能させると共に、物理
層回路３７が受信したデータをリンク層回路２２で捕捉
してこれをＩＥＥＥ１３９４バス解析装置１６で解析す
る。
の事象を解析する。 【解決手段】ＩＥＥＥ１３９４バスに物理層回路３７を
接続し、物理層回路３７に供給するリンクパワーステー
タス信号ＬＰＳ２を低レベルに固定することにより、物
理層回路３７をリピータとして機能させると共に、物理
層回路３７が受信したデータをリンク層回路２２で捕捉
してこれをＩＥＥＥ１３９４バス解析装置１６で解析す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、１３９４バスイン
タフェース回路の開発において用いられるＩＥＥＥ１３
９４バス解析方法及び装置に関する。
タフェース回路の開発において用いられるＩＥＥＥ１３
９４バス解析方法及び装置に関する。
【０００２】
【従来の技術】電子機器間、例えばコンピュータとその
周辺機器との間を、少ない配線数で接続してデータを高
速転送するために、ＩＥＥＥ１３９４規格の高速シリア
ルバス（以下、１３９４バスと言う）が用いられてい
る。
周辺機器との間を、少ない配線数で接続してデータを高
速転送するために、ＩＥＥＥ１３９４規格の高速シリア
ルバス（以下、１３９４バスと言う）が用いられてい
る。
【０００３】例えば図６に示す如く、コンピュータ１０
とデジタルビデオカメラ１１との間でデータ転送するた
めに、コンピュータ１０及びデジタルビデオカメラ１１
にそれぞれ１３９４バスインタフェース回路（ノード）
１３９４バスインタフェース回路１２及び１３が接続さ
れ、両者間に１３９４ケーブル１４が接続されている。
１３９４バスインタフェース回路１２及び１３の構成は
それぞれ、コンピュータ１０及びデジタルビデオカメラ
１１に装着されたインタフェース回路の構成により異な
る。１３９４バスインタフェース回路１３を開発する際
には、１３９４ケーブル１４上のデータを捕捉してこれ
を解析する必要がある。
とデジタルビデオカメラ１１との間でデータ転送するた
めに、コンピュータ１０及びデジタルビデオカメラ１１
にそれぞれ１３９４バスインタフェース回路（ノード）
１３９４バスインタフェース回路１２及び１３が接続さ
れ、両者間に１３９４ケーブル１４が接続されている。
１３９４バスインタフェース回路１２及び１３の構成は
それぞれ、コンピュータ１０及びデジタルビデオカメラ
１１に装着されたインタフェース回路の構成により異な
る。１３９４バスインタフェース回路１３を開発する際
には、１３９４ケーブル１４上のデータを捕捉してこれ
を解析する必要がある。
【０００４】従来では、図７に示す如く、１３９４バス
インタフェース回路１２と１３の間に１３９４バス解析
インタフェース回路１５を配置し、バスインタフェース
回路１３と１３９４バス解析インタフェース回路１５と
の間を１３９４ケーブル１４Ａで接続し、バスインタフ
ェース回路１２と１３９４バス解析インタフェース回路
１５との間を１３９４ケーブル１４Ｂで接続し、１３９
４バス解析インタフェース回路１５に１３９４バス解析
装置１６を接続して、１３９４バス上データの正当性を
検証していた。
インタフェース回路１２と１３の間に１３９４バス解析
インタフェース回路１５を配置し、バスインタフェース
回路１３と１３９４バス解析インタフェース回路１５と
の間を１３９４ケーブル１４Ａで接続し、バスインタフ
ェース回路１２と１３９４バス解析インタフェース回路
１５との間を１３９４ケーブル１４Ｂで接続し、１３９
４バス解析インタフェース回路１５に１３９４バス解析
装置１６を接続して、１３９４バス上データの正当性を
検証していた。
【０００５】
【発明が解決しようとする課題】しかし、１３９４バス
インタフェース回路１２と１３との間に１３９４バス解
析インタフェース回路１５を接続しているので、実際の
システムにおけるバス上の事象とは異なる事象が解析さ
れる。
インタフェース回路１２と１３との間に１３９４バス解
析インタフェース回路１５を接続しているので、実際の
システムにおけるバス上の事象とは異なる事象が解析さ
れる。
【０００６】また、ＩＥＥＥ１３９４規格のノード数は
最大６３であるが、ノード数を２に限定したシステムも
存在し、この場合には１３９４バス解析インタフェース
回路１５を図７に示すように接続することができない。
最大６３であるが、ノード数を２に限定したシステムも
存在し、この場合には１３９４バス解析インタフェース
回路１５を図７に示すように接続することができない。
【０００７】本発明の目的は、このような問題点に鑑
み、実際に使用されるシステムの電子機器間バス上の事
象を解析することが可能なＩＥＥＥ１３９４バス解析方
法及び装置を提供することにある。
み、実際に使用されるシステムの電子機器間バス上の事
象を解析することが可能なＩＥＥＥ１３９４バス解析方
法及び装置を提供することにある。
【０００８】
【課題を解決するための手段及びその作用効果】本発明
によるＩＥＥＥ１３９４バス解析方法では、ＩＥＥＥ１
３９４バスに物理層回路を接続し、該物理層回路に非活
性のリンクパワーステータス信号を供給することによ
り、該物理層回路をリピータとして機能させると共に、
該物理層回路が受信したデータを捕捉して解析する。
によるＩＥＥＥ１３９４バス解析方法では、ＩＥＥＥ１
３９４バスに物理層回路を接続し、該物理層回路に非活
性のリンクパワーステータス信号を供給することによ
り、該物理層回路をリピータとして機能させると共に、
該物理層回路が受信したデータを捕捉して解析する。
【０００９】この方法によれば、ＩＥＥＥ１３９４規格
に従ったバスリセット時には、リンクオフ（Ｌ＝
‘０’）の情報を含むセルフＩＤパケットが物理層回路
から１３９４バス上に出力され、物理層回路がリピータ
として機能するので、実際と同じシステムにおけるＩＥ
ＥＥ１３９４バス上の事象を解析することができる。ま
た、ＩＥＥＥ１３９４バスを用いた任意のシステムに対
しバス解析を行うことができる。
に従ったバスリセット時には、リンクオフ（Ｌ＝
‘０’）の情報を含むセルフＩＤパケットが物理層回路
から１３９４バス上に出力され、物理層回路がリピータ
として機能するので、実際と同じシステムにおけるＩＥ
ＥＥ１３９４バス上の事象を解析することができる。ま
た、ＩＥＥＥ１３９４バスを用いた任意のシステムに対
しバス解析を行うことができる。
【００１０】本発明の他の目的、構成及び効果は以下の
説明から明らかになる。
説明から明らかになる。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
施形態を説明する。
【００１２】［第１実施形態］図１は、本発明の第１実
施形態のＩＥＥＥ１３９４バス解析システムを示す。
施形態のＩＥＥＥ１３９４バス解析システムを示す。
【００１３】コンピュータ１０とデジタルビデオカメラ
１１との間には、図７と同様に、ＩＥＥＥ１３９４シリ
アルバスを介して、１３９４バス解析装置１６が接続さ
れている。すなわち、コンピュータ１０、１３９４バス
解析装置１６及びデジタルビデオカメラ１１にはそれぞ
れ１３９４バスインタフェース回路（ノード）１２、１
５Ｅ及び１３が接続され、バスインタフェース回路１３
と１３９４バス解析インタフェース回路１５Ｅとの間が
１３９４ケーブル１４Ａで接続され、バスインタフェー
ス回路１２と１３９４バス解析インタフェース回路１５
Ｅとの間が１３９４ケーブル１４Ｂで接続されている。
コンピュータ１０、１３９４バス解析装置１６及びデジ
タルビデオカメラ１１には不図示のコンソールが接続さ
れている。
１１との間には、図７と同様に、ＩＥＥＥ１３９４シリ
アルバスを介して、１３９４バス解析装置１６が接続さ
れている。すなわち、コンピュータ１０、１３９４バス
解析装置１６及びデジタルビデオカメラ１１にはそれぞ
れ１３９４バスインタフェース回路（ノード）１２、１
５Ｅ及び１３が接続され、バスインタフェース回路１３
と１３９４バス解析インタフェース回路１５Ｅとの間が
１３９４ケーブル１４Ａで接続され、バスインタフェー
ス回路１２と１３９４バス解析インタフェース回路１５
Ｅとの間が１３９４ケーブル１４Ｂで接続されている。
コンピュータ１０、１３９４バス解析装置１６及びデジ
タルビデオカメラ１１には不図示のコンソールが接続さ
れている。
【００１４】回路１５Ｅ及び装置１６は、１３９４バス
インタフェース回路１３の開発において、バス上のデー
タを捕捉し、これを解析するためのものであり、装置１
６は例えばコンピュータで構成されている。
インタフェース回路１３の開発において、バス上のデー
タを捕捉し、これを解析するためのものであり、装置１
６は例えばコンピュータで構成されている。
【００１５】１３９４ケーブルは、４本又は６本の配線
であり、４本の場合にはデータ信号伝送用ＴＰＡケーブ
ルペアとストローブ信号伝送用ＴＰＢケーブルペアとを
有し、６本の場合にはさらに、例えば１２Ｖのバス用電
源ラインとグランドラインとを有する。
であり、４本の場合にはデータ信号伝送用ＴＰＡケーブ
ルペアとストローブ信号伝送用ＴＰＢケーブルペアとを
有し、６本の場合にはさらに、例えば１２Ｖのバス用電
源ラインとグランドラインとを有する。
【００１６】１３９４バスインタフェース回路１２は、
１３９４ケーブル１４Ｂの一端が接続された物理層回路
１７と、これとコンピュータ１０のＰＣＩバスインタフ
ェース回路１８とのインターフェースであるリンク層回
路１９とからなり、物理層回路１７とリンク層回路１９
との間及びリンク層回路１９とコンピュータ１０との間
がそれぞれ配線で接続されている。
１３９４ケーブル１４Ｂの一端が接続された物理層回路
１７と、これとコンピュータ１０のＰＣＩバスインタフ
ェース回路１８とのインターフェースであるリンク層回
路１９とからなり、物理層回路１７とリンク層回路１９
との間及びリンク層回路１９とコンピュータ１０との間
がそれぞれ配線で接続されている。
【００１７】１３９４バス解析インタフェース回路１５
Ｅは、１３９４ケーブル１４Ｂの他端及び１３９４ケー
ブル１４Ａの一端が接続された物理層回路３７と、これ
と装置１６のインタフェース回路３２、例えばＰＣＩバ
スインタフェース回路とのインターフェースであるリン
ク層回路２２とからなり、物理層回路３７とリンク層回
路２２との間及びリンク層回路２２と１３９４バス解析
装置１６との間がそれぞれ配線で接続されている。
Ｅは、１３９４ケーブル１４Ｂの他端及び１３９４ケー
ブル１４Ａの一端が接続された物理層回路３７と、これ
と装置１６のインタフェース回路３２、例えばＰＣＩバ
スインタフェース回路とのインターフェースであるリン
ク層回路２２とからなり、物理層回路３７とリンク層回
路２２との間及びリンク層回路２２と１３９４バス解析
装置１６との間がそれぞれ配線で接続されている。
【００１８】同様に１３９４バスインタフェース回路１
３は、１３９４ケーブル１４Ａの他端が接続された物理
層回路２７と、これとデジタルビデオカメラ１１のＰＣ
カード２８とのインターフェースであるリンク層回路２
９とからなり、物理層回路２７とリンク層回路２９との
間及びリンク層回路２９とデジタルビデオカメラ１１と
の間がそれぞれ配線で接続されている。
３は、１３９４ケーブル１４Ａの他端が接続された物理
層回路２７と、これとデジタルビデオカメラ１１のＰＣ
カード２８とのインターフェースであるリンク層回路２
９とからなり、物理層回路２７とリンク層回路２９との
間及びリンク層回路２９とデジタルビデオカメラ１１と
の間がそれぞれ配線で接続されている。
【００１９】物理層回路及びリンク層回路は、ＩＥＥＥ
１３９４規格に従って、通常の動作を行う。
１３９４規格に従って、通常の動作を行う。
【００２０】すなわち、物理層回路１７、３７及び２７
は、１３９４ケーブル上のシリアルデータをパラレルデ
ータに変換し、それぞれリンク層回路１９、２２及び２
９との間でパラレルデータ及び制御信号を送受し、リン
ク層回路１９、２２及び２９にクロックを供給し、リン
ク層回路１９、２２及び２９からのパラレルデータをシ
リアルデータに変換して１３９４ケーブル上に出力し、
バスリセット時にセルフＩＤパケットを１３９４ケーブ
ル上に出力する。
は、１３９４ケーブル上のシリアルデータをパラレルデ
ータに変換し、それぞれリンク層回路１９、２２及び２
９との間でパラレルデータ及び制御信号を送受し、リン
ク層回路１９、２２及び２９にクロックを供給し、リン
ク層回路１９、２２及び２９からのパラレルデータをシ
リアルデータに変換して１３９４ケーブル上に出力し、
バスリセット時にセルフＩＤパケットを１３９４ケーブ
ル上に出力する。
【００２１】リンク層回路１９、２２及び２９は、送信
データをパケット化し、パケットを送受し、セルフＩＤ
パケットを受信中であるかどうかを判定する。リンク層
回路１９、２２及び２９の構成はそれぞれ、インタフェ
ース回路１８、３２及び２８のそれにより異なる。
データをパケット化し、パケットを送受し、セルフＩＤ
パケットを受信中であるかどうかを判定する。リンク層
回路１９、２２及び２９の構成はそれぞれ、インタフェ
ース回路１８、３２及び２８のそれにより異なる。
【００２２】電源に関しては、物理層回路１７、３７及
び２７には１３９４バスから電源が供給され、リンク層
回路１９、２２及び２９にはそれぞ装置１０、１６及び
１１から電源が供給される。
び２７には１３９４バスから電源が供給され、リンク層
回路１９、２２及び２９にはそれぞ装置１０、１６及び
１１から電源が供給される。
【００２３】一般に、リンク層回路の電源がオフのと
き、リンク層回路から物理層回路へ供給されるＬＰＳ
（Link Power Status)信号が低レベルになり、このと
き、物理層回路はバスリセット時に、リンクオフ（Ｌ＝
‘０’）の情報を含むセルフＩＤパケットを１３９４バ
ス上に出力する。図２は、セルフＩＤパケットのフォー
マットを示しており、このパケットは、フィジカルＩ
Ｄ、リンクオンＬ及びその他の自己識別情報を含んでい
る。物理層回路は、Ｌ＝‘０’を含むセルフＩＤパケッ
トを出力した後、一方の１３９４バスから供給されるデ
ータを他方の１３９４バスへ転送するリピータとして機
能する。
き、リンク層回路から物理層回路へ供給されるＬＰＳ
（Link Power Status)信号が低レベルになり、このと
き、物理層回路はバスリセット時に、リンクオフ（Ｌ＝
‘０’）の情報を含むセルフＩＤパケットを１３９４バ
ス上に出力する。図２は、セルフＩＤパケットのフォー
マットを示しており、このパケットは、フィジカルＩ
Ｄ、リンクオンＬ及びその他の自己識別情報を含んでい
る。物理層回路は、Ｌ＝‘０’を含むセルフＩＤパケッ
トを出力した後、一方の１３９４バスから供給されるデ
ータを他方の１３９４バスへ転送するリピータとして機
能する。
【００２４】１３９４バスインタフェース回路１２及び
１３については上記同様に、リンク層回路１９及び２９
からそれぞれ物理層回路１７及び２７へリンクパワース
テータス信号ＬＰＳ１及びＬＰＳ３信号が供給される。
これに対し１３９４バス解析インタフェース回路１５Ｅ
については、リンク層回路２２の電源のオン／オフに拘
わらず、物理層回路３７に供給されるリンクパワーステ
ータス信号ＬＰＳ２が低レベルに固定されている点で上
記と異なる。物理層回路３７は、信号ＬＰＳ２が低レベ
ルであっても、高レベルの時と同様に受信データをリン
ク層回路２２へ供給する（信号出力端子がハイインピー
ダンス状態ではない）。
１３については上記同様に、リンク層回路１９及び２９
からそれぞれ物理層回路１７及び２７へリンクパワース
テータス信号ＬＰＳ１及びＬＰＳ３信号が供給される。
これに対し１３９４バス解析インタフェース回路１５Ｅ
については、リンク層回路２２の電源のオン／オフに拘
わらず、物理層回路３７に供給されるリンクパワーステ
ータス信号ＬＰＳ２が低レベルに固定されている点で上
記と異なる。物理層回路３７は、信号ＬＰＳ２が低レベ
ルであっても、高レベルの時と同様に受信データをリン
ク層回路２２へ供給する（信号出力端子がハイインピー
ダンス状態ではない）。
【００２５】これにより、ＩＥＥＥ１３９４規格に従っ
たバスリセット時には、リンクオフ（Ｌ＝‘０’）の情
報を含むセルフＩＤパケットが物理層回路３７から１３
９４バス上に出力され、物理層回路３７はリピータとし
て機能する。リンクオフであっても、１３９４バス解析
装置１６の電源をオンにすることによりリンク層回路２
２への電源供給もオンになり、物理層回路３７の受信デ
ータがリンク層回路２２を介し１３９４バス解析装置１
６に供給され、そのメモリに格納され、バス解析プログ
ラムに従ってそのＭＰＵにより解析される。
たバスリセット時には、リンクオフ（Ｌ＝‘０’）の情
報を含むセルフＩＤパケットが物理層回路３７から１３
９４バス上に出力され、物理層回路３７はリピータとし
て機能する。リンクオフであっても、１３９４バス解析
装置１６の電源をオンにすることによりリンク層回路２
２への電源供給もオンになり、物理層回路３７の受信デ
ータがリンク層回路２２を介し１３９４バス解析装置１
６に供給され、そのメモリに格納され、バス解析プログ
ラムに従ってそのＭＰＵにより解析される。
【００２６】すなわち、物理層回路３７がリピータとし
て機能するので、実際と同じシステムにおけるＩＥＥＥ
１３９４バス上の事象を解析することができる。
て機能するので、実際と同じシステムにおけるＩＥＥＥ
１３９４バス上の事象を解析することができる。
【００２７】また、ＩＥＥＥ１３９４バスを用いた任意
のシステムに対し、１３９４バス解析装置１６及び１３
９４バス解析インタフェース回路１５Ｅを適用すること
ができる。
のシステムに対し、１３９４バス解析装置１６及び１３
９４バス解析インタフェース回路１５Ｅを適用すること
ができる。
【００２８】なお、物理層回路３７とリンク層回路２２
とは、それぞれ別個のＬＳＩであっても、一体となった
ＬＳＩであってもよい。後者の場合には、ＬＳＩはＬＰ
Ｓ信号入力端子を備え、これが低レベルに固定される。
とは、それぞれ別個のＬＳＩであっても、一体となった
ＬＳＩであってもよい。後者の場合には、ＬＳＩはＬＰ
Ｓ信号入力端子を備え、これが低レベルに固定される。
【００２９】［第２実施形態］図３は、本発明の第２実
施形態のＩＥＥＥ１３９４バス解析システムを示す。
施形態のＩＥＥＥ１３９４バス解析システムを示す。
【００３０】このシステムのインタフェース回路３２Ａ
は、図１のインタフェース回路３２とリンク層回路２２
の機能を果たしている。他の点は上記第１実施形態と同
一である。
は、図１のインタフェース回路３２とリンク層回路２２
の機能を果たしている。他の点は上記第１実施形態と同
一である。
【００３１】［第３実施形態］図４は、本発明の第３実
施形態のＩＥＥＥ１３９４バス解析システムを示す。
施形態のＩＥＥＥ１３９４バス解析システムを示す。
【００３２】このシステムの１３９４バス解析インタフ
ェース回路１５Ｆは、物理層回路３７に供給されるＬＰ
Ｓ２信号が、低レベルに固定されないでインタフェース
回路３２から供給される点で、図１の１３９４バス解析
インタフェース回路１５Ｅと異なっている。
ェース回路１５Ｆは、物理層回路３７に供給されるＬＰ
Ｓ２信号が、低レベルに固定されないでインタフェース
回路３２から供給される点で、図１の１３９４バス解析
インタフェース回路１５Ｅと異なっている。
【００３３】１３９４バス解析装置１６Ｂは、バスリセ
ット判定部５０及び制御部５１を備えて、このＬＰＳ２
信号のレベルを制御できる点で、図１の１３９４バス解
析装置１６と異なっている。バスリセット判定部５０及
び制御部５１は、ハードウェア構成であってもソフトウ
ェア構成であってもよい。
ット判定部５０及び制御部５１を備えて、このＬＰＳ２
信号のレベルを制御できる点で、図１の１３９４バス解
析装置１６と異なっている。バスリセット判定部５０及
び制御部５１は、ハードウェア構成であってもソフトウ
ェア構成であってもよい。
【００３４】バスリセット判定部５０は、リンク層回路
２２からインタフェース回路３２を介して供給される受
信データが、バスリセットを示しているかどうかを判定
する。バスリセットであると判定されると、制御部５１
は、インタフェース回路３２を介して出力するＬＰＳ２
信号を低レベルにする。これにより、物理層回路３７は
リピータとして機能し、かつ、１３９４バス解析装置１
６Ｂにおいてバス解析を行うことができる。
２２からインタフェース回路３２を介して供給される受
信データが、バスリセットを示しているかどうかを判定
する。バスリセットであると判定されると、制御部５１
は、インタフェース回路３２を介して出力するＬＰＳ２
信号を低レベルにする。これにより、物理層回路３７は
リピータとして機能し、かつ、１３９４バス解析装置１
６Ｂにおいてバス解析を行うことができる。
【００３５】制御部５１は、物理層回路３７がセルフＩ
Ｄパケットを送信した後、所定のタイミングで又はセル
フＩＤパケットの送信を完了したと推定される時間が経
過した時に、１３９４バス解析装置１６Ｂを介し出力す
るＬＰＳ２信号を高レベルにする。
Ｄパケットを送信した後、所定のタイミングで又はセル
フＩＤパケットの送信を完了したと推定される時間が経
過した時に、１３９４バス解析装置１６Ｂを介し出力す
るＬＰＳ２信号を高レベルにする。
【００３６】本第３実施形態によれば、リンク層回路２
２に供給される電源のオン／オフと無関係にＬＰＳ２信
号のレベルを制御できるので、物理層回路３７がリピー
タではない状態で１３９４バス解析装置１６Ｂにより、
場合によってはバス解析を行ったり、他の目的に使用し
たりすることができる。
２に供給される電源のオン／オフと無関係にＬＰＳ２信
号のレベルを制御できるので、物理層回路３７がリピー
タではない状態で１３９４バス解析装置１６Ｂにより、
場合によってはバス解析を行ったり、他の目的に使用し
たりすることができる。
【００３７】［第４実施形態］図５は、本発明の第４実
施形態のＩＥＥＥ１３９４バス解析装置を示す。
施形態のＩＥＥＥ１３９４バス解析装置を示す。
【００３８】１３９４バス解析装置１６Ｃには、コンソ
ールとして入力装置４７及び表示装置４８が接続されて
いる。１３９４バス解析装置１６Ｃは、図３のインタフ
ェース回路３２Ａを備えるとともに、図４と同様にバス
リセット判定部５０及び制御部５１Ａを備えている。制
御部５１Ａは、入力装置４７の操作に応答して、インタ
フェース回路３２Ａを介しＬＰＳ２信号を高レベル又は
低レベルにする。制御部５１Ａは、上記第３実施形態の
ようにＬＰＳ２信号を自動的に低レベルにし、入力装置
４７の操作に応答してＬＰＳ２信号を高レベルにしても
よい。
ールとして入力装置４７及び表示装置４８が接続されて
いる。１３９４バス解析装置１６Ｃは、図３のインタフ
ェース回路３２Ａを備えるとともに、図４と同様にバス
リセット判定部５０及び制御部５１Ａを備えている。制
御部５１Ａは、入力装置４７の操作に応答して、インタ
フェース回路３２Ａを介しＬＰＳ２信号を高レベル又は
低レベルにする。制御部５１Ａは、上記第３実施形態の
ようにＬＰＳ２信号を自動的に低レベルにし、入力装置
４７の操作に応答してＬＰＳ２信号を高レベルにしても
よい。
【図１】本発明の第１実施形態のＩＥＥＥ１３９４バス
解析システムを示すブロック図である。
解析システムを示すブロック図である。
【図２】セルフＩＤフォーマット説明図である。
【図３】本発明の第２実施形態のＩＥＥＥ１３９４バス
解析システムを示すブロック図である。
解析システムを示すブロック図である。
【図４】本発明の第３実施形態のＩＥＥＥ１３９４バス
解析システムを示すブロック図である。
解析システムを示すブロック図である。
【図５】本発明の第４実施形態のＩＥＥＥ１３９４バス
解析装置を示すブロック図である。
解析装置を示すブロック図である。
【図６】従来の、ＩＥＥＥ１３９４バスで接続されたシ
ステムを示すブロック図である。
ステムを示すブロック図である。
【図７】従来のＩＥＥＥ１３９４バス解析システムを示
すブロック図である。
すブロック図である。
１０、１６、１６Ａ〜１６Ｃ コンピュータ １１ デジタルビデオカメラ １２、１３ １３９４バスインタフェース回路 １４、１４Ａ、１４Ｂ １３９４ケーブル １５、１５Ｅ、１５Ｆ １３９４バス解析インタフェー
ス回路 １７、２７、３７ 物理層回路 １８、３２ ＰＣＩバスインタフェース回路 １９、２２、２９ リンク層回路 ２８ ＰＣカード ３２、３２Ａ インタフェース回路 ４７ 入力装置 ４８ 表示装置 ５０ バスリセット判定部 ５１ 制御部 ＬＰＳ１〜ＬＰＳ３ リンクパワーステータス信号
ス回路 １７、２７、３７ 物理層回路 １８、３２ ＰＣＩバスインタフェース回路 １９、２２、２９ リンク層回路 ２８ ＰＣカード ３２、３２Ａ インタフェース回路 ４７ 入力装置 ４８ 表示装置 ５０ バスリセット判定部 ５１ 制御部 ＬＰＳ１〜ＬＰＳ３ リンクパワーステータス信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B014 EB01 GD23 GE05 5K033 AA00 CC02 DA11 DB18 EA06 5K035 BB01 CC01 CC08 CC10 EE01 GG14 JJ05
Claims (6)
- 【請求項１】 ＩＥＥＥ１３９４バスに接続され、リン
クパワーステータス信号が非活性に固定されてリピータ
として機能する物理層回路と、 該物理層回路と信号線を介し接続され、データ解析のた
めに該信号線上の信号に含まれるデータを捕捉するデー
タ捕捉回路と、 を有することを特徴とするＩＥＥＥ１３９４バス解析イ
ンターフェイス回路。 - 【請求項２】 上記データ捕捉回路は、リンク層回路で
あることを特徴とする請求項２記載のＩＥＥＥ１３９４
バス解析インターフェイス回路。 - 【請求項３】 ＩＥＥＥ１３９４バスに接続され、リン
クパワーステータス信号が非活性のときリピータとして
機能する物理層回路と、 該物理層回路と信号線を介し接続され、データ解析のた
めに該信号線上の信号に含まれるデータを捕捉するデー
タ捕捉回路と、 捕捉された該データがバスリセットを示している場合に
は、該リンクパワーステータス信号を非活性にする制御
部と、 を有することを特徴とするＩＥＥＥ１３９４バス解析装
置。 - 【請求項４】 上記制御回路は、外部からの制御信号に
応答して上記リンクパワーステータス信号を活性又は非
活性にすることを特徴とする請求項３記載のＩＥＥＥ１
３９４バス解析装置。 - 【請求項５】 ＩＥＥＥ１３９４バスに接続され、リン
クパワーステータス信号が非活性のときリピータとして
機能する物理層回路と、 該物理層回路と信号線を介し接続され、データ解析のた
めに該信号線上の信号に含まれるデータを捕捉するデー
タ捕捉回路と、 外部からの制御信号に応じて該リンクパワーステータス
信号を活性にし又は非活性にする制御部と、 を有することを特徴とするＩＥＥＥ１３９４バス解析装
置。 - 【請求項６】 ＩＥＥＥ１３９４バスに物理層回路を接
続し、 該物理層回路に非活性のリンクパワーステータス信号を
供給することにより、該物理層回路をリピータとして機
能させると共に、該物理層回路が受信したデータを捕捉
して解析する、 ことを特徴とするＩＥＥＥ１３９４バス解析方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000134177A JP2001313655A (ja) | 2000-04-28 | 2000-04-28 | Ｉｅｅｅ１３９４バス解析方法及び装置 |
| US09/662,141 US6519544B1 (en) | 1999-09-29 | 2000-09-14 | Method and apparatus for IEEE 1394 bus analysis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000134177A JP2001313655A (ja) | 2000-04-28 | 2000-04-28 | Ｉｅｅｅ１３９４バス解析方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001313655A true JP2001313655A (ja) | 2001-11-09 |
Family
ID=18642503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000134177A Withdrawn JP2001313655A (ja) | 1999-09-29 | 2000-04-28 | Ｉｅｅｅ１３９４バス解析方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001313655A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796860B1 (ko) * | 2001-12-28 | 2008-01-22 | 엘지전자 주식회사 | 정보 송수신장치 및 방법 |
| CN106656405A (zh) * | 2016-10-19 | 2017-05-10 | 浙江大学 | 一种利用能量站最小化系统保密中断概率的方法 |
-
2000
- 2000-04-28 JP JP2000134177A patent/JP2001313655A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100796860B1 (ko) * | 2001-12-28 | 2008-01-22 | 엘지전자 주식회사 | 정보 송수신장치 및 방법 |
| CN106656405A (zh) * | 2016-10-19 | 2017-05-10 | 浙江大学 | 一种利用能量站最小化系统保密中断概率的方法 |
| CN106656405B (zh) * | 2016-10-19 | 2018-11-06 | 浙江大学 | 一种利用能量站最小化系统保密中断概率的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6845416B1 (en) | System and method for interfacing a CAN device and a peripheral device | |
| US20020091869A1 (en) | Service processor and system and method using a service processor | |
| CA2266029A1 (en) | Low power serial protocol translator for use in multi-circuit board electronic systems | |
| EP1181638B1 (en) | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed | |
| KR101129748B1 (ko) | 활성 전원 관리 상태로부터의 탈출 대기 시간의 최적화 | |
| WO2007030978A1 (fr) | Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c | |
| CN112639753A (zh) | 聚合带内中断 | |
| US20050144522A1 (en) | Low cost compliance test system and method | |
| US6519544B1 (en) | Method and apparatus for IEEE 1394 bus analysis | |
| US6499113B1 (en) | Method and apparatus for extracting first failure and attendant operating information from computer system devices | |
| JP2001313655A (ja) | Ｉｅｅｅ１３９４バス解析方法及び装置 | |
| US20230032237A1 (en) | Deterministic replay of events between software entities | |
| KR20090009512A (ko) | Ｓａｔａ 전자 장치 및 상기 ｓａｔａ 전자 장치의 테스트방법 | |
| US20020174387A1 (en) | Stealth module for bus data analyzer | |
| US7006522B1 (en) | System and method for alert generation using network interface | |
| US6408423B1 (en) | Method for faster verification of a design for an integrated circuit | |
| JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
| KR100677198B1 (ko) | 디지털 티브이의 이더넷 장치 | |
| KR20080010791A (ko) | 웹 기반 모니터링 모듈, 이를 포함하는 하드웨어 시스템,그리고 웹 기반 모니터링 모듈의 모니터링 방법 | |
| US6880061B2 (en) | System and method for monitoring data, computer program and data storage therefor | |
| JP2001103076A (ja) | Ｉｅｅｅ１３９４バス解析方法及びインタフェース回路 | |
| TW555995B (en) | Test and verification system of serial bus linking layer chip | |
| JP2000276260A (ja) | リモートリセット方式 | |
| Retief | Investigation of a high-speed serial bus between satellite subsystems | |
| Kern et al. | Seamless Solutions for LIN |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |