JPS5916001A - 車載用コンピユ−タのフエイルセ−フ方法 - Google Patents
車載用コンピユ−タのフエイルセ−フ方法Info
- Publication number
- JPS5916001A JPS5916001A JP57126097A JP12609782A JPS5916001A JP S5916001 A JPS5916001 A JP S5916001A JP 57126097 A JP57126097 A JP 57126097A JP 12609782 A JP12609782 A JP 12609782A JP S5916001 A JPS5916001 A JP S5916001A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- cpu
- computer
- state
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Safety Devices In Control Systems (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は自動車等の如き車両に訃げる内燃機関等の動作
制御を行う車載用コンピュータのフェイルセーフ方法に
関する。
制御を行う車載用コンピュータのフェイルセーフ方法に
関する。
フェイルセーフとは一般に機器等に誤動作が生じた場合
に誤動作を回避して系全体を正常化ゼしめることをいい
、このフェイルセーフ機能は自動車等にて使用される誤
動作が重大な事故に直結する制御機器には必要不可欠な
機能である。現在、自動車等の内燃機関等における燃料
噴射制御、点火時期制御等においてはストアードプログ
ラム方式によるマイクロコンピュータを利用したいわゆ
る電子制御方式が広（採用されているが、自動車等に搭
載される機器の置かれる環境は一般に非常に悪く、特に
点火装置からのノイズに代表されるような電気ノイズが
多いため、これによるコンピュータの誤動作が従来から
問題になっていた。
に誤動作を回避して系全体を正常化ゼしめることをいい
、このフェイルセーフ機能は自動車等にて使用される誤
動作が重大な事故に直結する制御機器には必要不可欠な
機能である。現在、自動車等の内燃機関等における燃料
噴射制御、点火時期制御等においてはストアードプログ
ラム方式によるマイクロコンピュータを利用したいわゆ
る電子制御方式が広（採用されているが、自動車等に搭
載される機器の置かれる環境は一般に非常に悪く、特に
点火装置からのノイズに代表されるような電気ノイズが
多いため、これによるコンピュータの誤動作が従来から
問題になっていた。
ノイズによるコンピュータの誤動作は幾種類も考えられ
、その中でもコンピュータ内部のレジスタ類の内容が変
化することは重大な問題である。
、その中でもコンピュータ内部のレジスタ類の内容が変
化することは重大な問題である。
特に制御プログラムケ格納したメモリの番地を指定する
役目を有するレジスタの一つのプログラムカウンタの内
容が変化してしまうと予め設定されたプログラムが実行
されず、致命的な誤動作を引き起こす虞れが生じろ。
役目を有するレジスタの一つのプログラムカウンタの内
容が変化してしまうと予め設定されたプログラムが実行
されず、致命的な誤動作を引き起こす虞れが生じろ。
現在、車載用に使用されるコンピュータは１６ビットの
アドレス線乞持つマイクロコンピュータが峡も一般的で
あり、この場合使用し得るメモリの全アドレス空間は６
４にパイ） 、（：ｌ：２１６ ）である。
アドレス線乞持つマイクロコンピュータが峡も一般的で
あり、この場合使用し得るメモリの全アドレス空間は６
４にパイ） 、（：ｌ：２１６ ）である。
一方内燃機関等の制御を行うためのプログラム及びデー
タが占有するメモリ部分は、このうちの極く一部であっ
て、実際に使用するメモリサイスを例えハ８ Ｋバイト
とすれば、全メモリのアドレス空間において占める割合
は１２．５％となり、残りの８７．５％のメモリアドレ
ス空間は使用されないことになる。従って、ノイズによ
るプログラムカウンタの変化が全くランダムに起こると
すれば８７５％の確率で・ｈ報の存在しない空のアドレ
スヘジャンプすることになる。この場合にコンピュータ
は情報の存在しない空アドレスから命令を読み出そうと
するが、その内容は全く不定であるため、コンピュータ
は誤動作することになる。
タが占有するメモリ部分は、このうちの極く一部であっ
て、実際に使用するメモリサイスを例えハ８ Ｋバイト
とすれば、全メモリのアドレス空間において占める割合
は１２．５％となり、残りの８７．５％のメモリアドレ
ス空間は使用されないことになる。従って、ノイズによ
るプログラムカウンタの変化が全くランダムに起こると
すれば８７５％の確率で・ｈ報の存在しない空のアドレ
スヘジャンプすることになる。この場合にコンピュータ
は情報の存在しない空アドレスから命令を読み出そうと
するが、その内容は全く不定であるため、コンピュータ
は誤動作することになる。
上記のようなコンピュータの誤動作を回避する方法の一
つとして、従来ウォッチドッグタイマを用いる方法があ
る。この方法を第１図に基づき説明する。
つとして、従来ウォッチドッグタイマを用いる方法があ
る。この方法を第１図に基づき説明する。
第１図において、全体は車載用コンピュータユニツ）Ｙ
示し、主に中央処理装置１（以下ＣＰＵと称す）、記憶
装置２（以下メモリと称す）、入出力装置３がら成り、
これらの装置はバス４で接続されている。メモリ２は例
えば内燃機関等の動作制御を実行する制御プログラム、
各種データ乞格納すると共に、入出力装置３は外部から
データをインプットしたり処理結果を外部にアウトプッ
トする機能を有し、またＣＰＵＩは演算部、レジスタ部
、制御部によって構成され、各種の演算・処理を実行す
る。
示し、主に中央処理装置１（以下ＣＰＵと称す）、記憶
装置２（以下メモリと称す）、入出力装置３がら成り、
これらの装置はバス４で接続されている。メモリ２は例
えば内燃機関等の動作制御を実行する制御プログラム、
各種データ乞格納すると共に、入出力装置３は外部から
データをインプットしたり処理結果を外部にアウトプッ
トする機能を有し、またＣＰＵＩは演算部、レジスタ部
、制御部によって構成され、各種の演算・処理を実行す
る。
上記ＣＰＵ１にはウォッチドッグタイマと称されるタイ
マ５が付設され、このタイマ５によって常時ＣＰＵ１の
動作状態ビ監視し、仮にＣＰＵＩに異常状態が生じた場
合にはこれを正常状態に戻す機能を有している。その動
作を具体的に述べると、タイマ５は正常時にＣＰＵＩが
ら発せられる一定周期の信号Ｓ＋’ｒ人カすると共にそ
れ自身予め′設定されたカウント時間でカウント動作を
行うものであり、周期的信号８１０周期がカウント時間
よりも旬か（なるよう設定されているため、ＣＰＵ１υ
〕正常時においてＣＰＵ２が周期的信号ｓＩＹ出力し半
続ける限りこの周期信号８１でタイマ５０力ウント動作
がリセットされ続ける。ところが、ＣＰＵ１に異常が生
じろと周期信号ｓ１が出力されな（なるためタイマ５が
タイムアツプしてしまい、これによってタイマ５がら初
期化信号ｓ２がＣＰＵＩに送られこの信号ｓ２でＣＰＵ
１の状態か初期化され正常状態に復帰せしめ、斯（して
フェイルセーフ機能を発揮する。
マ５が付設され、このタイマ５によって常時ＣＰＵ１の
動作状態ビ監視し、仮にＣＰＵＩに異常状態が生じた場
合にはこれを正常状態に戻す機能を有している。その動
作を具体的に述べると、タイマ５は正常時にＣＰＵＩが
ら発せられる一定周期の信号Ｓ＋’ｒ人カすると共にそ
れ自身予め′設定されたカウント時間でカウント動作を
行うものであり、周期的信号８１０周期がカウント時間
よりも旬か（なるよう設定されているため、ＣＰＵ１υ
〕正常時においてＣＰＵ２が周期的信号ｓＩＹ出力し半
続ける限りこの周期信号８１でタイマ５０力ウント動作
がリセットされ続ける。ところが、ＣＰＵ１に異常が生
じろと周期信号ｓ１が出力されな（なるためタイマ５が
タイムアツプしてしまい、これによってタイマ５がら初
期化信号ｓ２がＣＰＵＩに送られこの信号ｓ２でＣＰＵ
１の状態か初期化され正常状態に復帰せしめ、斯（して
フェイルセーフ機能を発揮する。
上記方法によれば前述の如き誤動作を回避することがで
きろが、タイマ５が余計に必要とされ、またタイマ５を
リセットするためのソフトウェアの負４’ｌＪも増え、
その結果コストアップを招き且つ装置が大型、複雑にな
るという欠点を有していた。
きろが、タイマ５が余計に必要とされ、またタイマ５を
リセットするためのソフトウェアの負４’ｌＪも増え、
その結果コストアップを招き且つ装置が大型、複雑にな
るという欠点を有していた。
本発明者は上記欠点に鑑みこれを有効に解決すべく本発
明を成したもので、その目的は、車載用コンピュータに
おいてプログラムカウンタがメモリのアドレス空間にて
情報の存在しない空アドレスヘジャンプしてしまうとい
う異常状態が生じた場合に筒中な方法によってコンピュ
ータの状態を初期化しコンピュータの誤動作を回避し、
回路の簡単化、製作コストの低減化、装置動作の信頼性
向上等を企図するようにしだ車載用コンピュータのフェ
イルセーフ方法を提供することにある。
明を成したもので、その目的は、車載用コンピュータに
おいてプログラムカウンタがメモリのアドレス空間にて
情報の存在しない空アドレスヘジャンプしてしまうとい
う異常状態が生じた場合に筒中な方法によってコンピュ
ータの状態を初期化しコンピュータの誤動作を回避し、
回路の簡単化、製作コストの低減化、装置動作の信頼性
向上等を企図するようにしだ車載用コンピュータのフェ
イルセーフ方法を提供することにある。
また上記［］的を達成すべく本発明の特徴は、ＣＰＵと
メモリと入出力装置を接続するコンピュータ内のバスの
一端に抵抗回路を伺設し、ＣＰＵの入力に導かれろバス
の谷線の論理状態が、情報が存在しない空アドレスへの
ジャンプという誤動作によってバスにて情報が転送され
な（なったときに、ＣＰＵに特定の命令を発生せしめコ
ンピュータの状態を初期化させろようにしたことにある
。
メモリと入出力装置を接続するコンピュータ内のバスの
一端に抵抗回路を伺設し、ＣＰＵの入力に導かれろバス
の谷線の論理状態が、情報が存在しない空アドレスへの
ジャンプという誤動作によってバスにて情報が転送され
な（なったときに、ＣＰＵに特定の命令を発生せしめコ
ンピュータの状態を初期化させろようにしたことにある
。
以下に添付図面乞参照して本発明の実施例を詳述する。
第２図は本発明に係るフェイルセーフ方法に実現した第
１実施例に係る車載用コンピュータユニットの系統図を
示す。
１実施例に係る車載用コンピュータユニットの系統図を
示す。
第２図においてその主たる構成はＣＰＵ６、メモリ７、
入出力装置８とから成り、各装置は互いにバス９によっ
て接続されている。ＣＰＵ６、メモリ７、入出力装置８
の各装置の働きは一ヒ述のＣＰ Ｕ １、メモリ２、入
出力装置３に夫々対応し全く同一である。ここで繰り返
し述べると、メモリ７はＩＣメモリのＲＡＭ等にて構成
され内燃機関等の動作制御を実行する制御プログラム、
各種データ、ＣＰＵ５での演算処理結果等を記憶する。
入出力装置８とから成り、各装置は互いにバス９によっ
て接続されている。ＣＰＵ６、メモリ７、入出力装置８
の各装置の働きは一ヒ述のＣＰ Ｕ １、メモリ２、入
出力装置３に夫々対応し全く同一である。ここで繰り返
し述べると、メモリ７はＩＣメモリのＲＡＭ等にて構成
され内燃機関等の動作制御を実行する制御プログラム、
各種データ、ＣＰＵ５での演算処理結果等を記憶する。
また入出力装置８は例えば内燃機関等の各所に備えられ
動作状態を検出する各種センサからの検出データ’（＆
ＣＰＵ５にインプットしたり、ＣＰＵ＆の処理結果であ
る側副信号ケ燃料供給系、点火系等の各種アクチュエー
タに供給する機能をもつものである。ＣＰＵ６は演算部
、レジスタ部、制御部により構成され、各種演勢赳埋、
プログラムの実行を行う。この実施例ではコンピュータ
としてインテル社製８０８．５Ａの如きコンピュータを
想定するものとする。
動作状態を検出する各種センサからの検出データ’（＆
ＣＰＵ５にインプットしたり、ＣＰＵ＆の処理結果であ
る側副信号ケ燃料供給系、点火系等の各種アクチュエー
タに供給する機能をもつものである。ＣＰＵ６は演算部
、レジスタ部、制御部により構成され、各種演勢赳埋、
プログラムの実行を行う。この実施例ではコンピュータ
としてインテル社製８０８．５Ａの如きコンピュータを
想定するものとする。
バス９の図中下方向に分岐された部分９ａは、入出力装
置８との接続点よりも更に延設され、その終端部に谷線
に抵抗１０ａ・・・の一端が接続されるように構成され
た抵抗回路１０が設けられろ。
置８との接続点よりも更に延設され、その終端部に谷線
に抵抗１０ａ・・・の一端が接続されるように構成され
た抵抗回路１０が設けられろ。
各抵抗１０ａ・の他端には電圧＋Ｖ ｃ ｃが印加され
るように構成されろため、これにより常にバス９の各線
の論理状態がすべて論理［１」の側に引き上げられるよ
うに作用する。ただし、抵抗１０ａ・・の抵抗値はｃ、
ｐ ｕ ６、メモリ７、入出力装置８の出力インピーダ
ンスに比較し十分に高い値に設定するので、上記の如（
構成したとしても通常の動作には何らの影響を与えるこ
とはない。
るように構成されろため、これにより常にバス９の各線
の論理状態がすべて論理［１」の側に引き上げられるよ
うに作用する。ただし、抵抗１０ａ・・の抵抗値はｃ、
ｐ ｕ ６、メモリ７、入出力装置８の出力インピーダ
ンスに比較し十分に高い値に設定するので、上記の如（
構成したとしても通常の動作には何らの影響を与えるこ
とはない。
次に上記車載用コンピュータユニットのフェイルセーフ
動作について説明する。
動作について説明する。
通常ではメモリ７に格納されたプログラム、データと入
出力装置８から入って（ろ制御対象に係る情報とを取り
入れてＣＰＵ５が所定の演嘗・処理を実行しその結果が
入出力装置８より制御対象に与えられる如くして正常な
所定σし制御動作を行っている。
出力装置８から入って（ろ制御対象に係る情報とを取り
入れてＣＰＵ５が所定の演嘗・処理を実行しその結果が
入出力装置８より制御対象に与えられる如くして正常な
所定σし制御動作を行っている。
今、外米ノイズ等によってＣＰＵ６のプログラムカウン
タの内容が変化し情報の存在しない空アドレス−＼ジャ
ンプしたとすると、メモリ７及び入出力装置８からはバ
ス９にデータ、情報が送出されないためバス９は高イン
ピーダンス状態になろうとする。ところが、既述の如（
バスの終端に抵抗回路１０を付設してバスの各線に電圧
＋Ｖｃｃ ’Ｉｇ印加するようにしたためＣＰＵ９の入
力に導入されるバス９の谷線の論理状態が論理「１」側
に引き上げ「）れ、これによってＣＰＵ６は１６進表示
で°“Ｐ Ｆ ＩＩという命令を読み込む。この“Ｉ
ｒ Ｆ ＋＋という品分はインテル社製８０８５Ａでば
Ｒ８Ｔ７（リスタート７）という命令で゛あジ、この命
令によって１６進表示で°” ００３８ ”番地（イン
テル社製８０８５Ａの場合）にジャンプするという動作
を行う。従って、“’ ＯＯ３８”番地からＣＰＵ５の
状態ケ初期化するプログラムを予ｙ） ％き込んで丸・
くか、或いは電源投入直後のスタート番地である°’
ｏ ｏ ｏ ｏ ”番地ヘジャンプする命令を“’ ０
０３８ ”番地に掛き込んでおけば新しくプログラムを
μ」スタートすることかできろ。斯くして外米ノイズ等
によるＣＰＵ６の誤動作乞回避することかできる。
タの内容が変化し情報の存在しない空アドレス−＼ジャ
ンプしたとすると、メモリ７及び入出力装置８からはバ
ス９にデータ、情報が送出されないためバス９は高イン
ピーダンス状態になろうとする。ところが、既述の如（
バスの終端に抵抗回路１０を付設してバスの各線に電圧
＋Ｖｃｃ ’Ｉｇ印加するようにしたためＣＰＵ９の入
力に導入されるバス９の谷線の論理状態が論理「１」側
に引き上げ「）れ、これによってＣＰＵ６は１６進表示
で°“Ｐ Ｆ ＩＩという命令を読み込む。この“Ｉ
ｒ Ｆ ＋＋という品分はインテル社製８０８５Ａでば
Ｒ８Ｔ７（リスタート７）という命令で゛あジ、この命
令によって１６進表示で°” ００３８ ”番地（イン
テル社製８０８５Ａの場合）にジャンプするという動作
を行う。従って、“’ ＯＯ３８”番地からＣＰＵ５の
状態ケ初期化するプログラムを予ｙ） ％き込んで丸・
くか、或いは電源投入直後のスタート番地である°’
ｏ ｏ ｏ ｏ ”番地ヘジャンプする命令を“’ ０
０３８ ”番地に掛き込んでおけば新しくプログラムを
μ」スタートすることかできろ。斯くして外米ノイズ等
によるＣＰＵ６の誤動作乞回避することかできる。
次に本発明に係る第２実施例の車載用コンピュータユニ
ット欠第３図に基づいて説明する。本実施例は本発明を
他の機種のコンピュータ、例えばモトローラ社のＭＣ６
８０２の如きコンピュータに適用した場合の構成例を示
すものである。
ット欠第３図に基づいて説明する。本実施例は本発明を
他の機種のコンピュータ、例えばモトローラ社のＭＣ６
８０２の如きコンピュータに適用した場合の構成例を示
すものである。
第３図において、１１はＣＰＵ、１２はメモリ、１３は
入出力装置であってこれらはバス１４で・接続されてい
る。これらの装置の動作は前記実施例の場合と同様であ
るためその詳細な説明は省略する。・・ス１４の図中下
方向に分岐された部分１４ａは、入出力装置１３との接
続点よりも史に延設され、その終端ｉ１≦に谷線に抵抗
１５ａ・の一端が接続されろように構成された抵抗回路
１５が設けられろ。各抵抗１５ａ・・・において、その
一部の抵抗（図中左端の２個）の他端子は接地され、他
の残りの抵抗の他端には電圧＋Ｖｃｃが印加される。こ
れにＪ：Ｖ）他端を接地された抵抗を有するバスの部分
はその論理状態が論理１−ＯＪＯ側に、また他の残りの
バスの部分の論理状態が論理「１」の側になるように作
用する。抵抗回路１５を設けたことによる他の回路への
影響は前記第１実施例の場合と同嵌゛（ある。
入出力装置であってこれらはバス１４で・接続されてい
る。これらの装置の動作は前記実施例の場合と同様であ
るためその詳細な説明は省略する。・・ス１４の図中下
方向に分岐された部分１４ａは、入出力装置１３との接
続点よりも史に延設され、その終端ｉ１≦に谷線に抵抗
１５ａ・の一端が接続されろように構成された抵抗回路
１５が設けられろ。各抵抗１５ａ・・・において、その
一部の抵抗（図中左端の２個）の他端子は接地され、他
の残りの抵抗の他端には電圧＋Ｖｃｃが印加される。こ
れにＪ：Ｖ）他端を接地された抵抗を有するバスの部分
はその論理状態が論理１−ＯＪＯ側に、また他の残りの
バスの部分の論理状態が論理「１」の側になるように作
用する。抵抗回路１５を設けたことによる他の回路への
影響は前記第１実施例の場合と同嵌゛（ある。
Ｊ゛ＬＩ−において、外米ノイズ等によってＣＰＵＩＩ
のプログラムカウンタの内容が変化し情報の存在しない
空アドレスヘジャンプした時、ＣＰＵＩ １の入力に導
入されるバス１４の各線の論理状態が一部は論理ｒＯＪ
側に、他の残りは「１」側になるたｙ）、これによって
ＣＰＵＩ １ （モトローラ製ＭＣ６８０２等）は１６
進表示で３Ｆ′′という命令を読み込む。この“３１ｉ
’ ”という命令はＭＣ６８０２ではＳＷＩ （ソフト
ウェアインタラブド）という命令であり、この命令によ
って１６進表示で“’Ｆ’ＦＦＡ”及び“’Ｉｉ’ＦＦ
Ｂ”といりアドレスのメモリに格納されたアドレスヘジ
ャンプする命令であり、従って′“ＦＦＦＡ ’”及び
“ＦＦＦＢ”というアドレスにコンピュータの状態を初
期化するプログラムの先頭アドレスか、或いは電源投入
直後のプログラムを開始するアドレスを書き込んでおけ
ば、上記実施例と同様にしてＣＰＵ１１の誤動作を回避
することができろ。
のプログラムカウンタの内容が変化し情報の存在しない
空アドレスヘジャンプした時、ＣＰＵＩ １の入力に導
入されるバス１４の各線の論理状態が一部は論理ｒＯＪ
側に、他の残りは「１」側になるたｙ）、これによって
ＣＰＵＩ １ （モトローラ製ＭＣ６８０２等）は１６
進表示で３Ｆ′′という命令を読み込む。この“３１ｉ
’ ”という命令はＭＣ６８０２ではＳＷＩ （ソフト
ウェアインタラブド）という命令であり、この命令によ
って１６進表示で“’Ｆ’ＦＦＡ”及び“’Ｉｉ’ＦＦ
Ｂ”といりアドレスのメモリに格納されたアドレスヘジ
ャンプする命令であり、従って′“ＦＦＦＡ ’”及び
“ＦＦＦＢ”というアドレスにコンピュータの状態を初
期化するプログラムの先頭アドレスか、或いは電源投入
直後のプログラムを開始するアドレスを書き込んでおけ
ば、上記実施例と同様にしてＣＰＵ１１の誤動作を回避
することができろ。
上記各実施例では夫々特定の機種のコンピュータに適用
したものであったが、本発明は他の機種のコンピュータ
に対しても夫々のコンピュータに応じた同様の方法によ
って適用することができる。
したものであったが、本発明は他の機種のコンピュータ
に対しても夫々のコンピュータに応じた同様の方法によ
って適用することができる。
以上の説明で明らかなように本発明によれば、コンピュ
ータの有する機能を利用して簡単な方法、構成でフェイ
ルセーフ方法乞実現することができ、製作コストの低減
化及び制御機器の動作信頼性の向上を達成することがで
きる。
ータの有する機能を利用して簡単な方法、構成でフェイ
ルセーフ方法乞実現することができ、製作コストの低減
化及び制御機器の動作信頼性の向上を達成することがで
きる。
第１図は従来の車載用コンピュータユニットの′系統図
、第２図は本発明に係る車載用コンピュータユニットの
系統図、第３図は第２実施例に係る第２図と同様な図で
ある。 １．６．ｉｔ・・中央処理装置（ＣＰＵ）、２゜Ｉ、１
２・・記憶装置（メモリ）、３，８．１３・・入出力装
置、４，９．１４・・・バス、１０．１５・・抵抗回路
。 特許出願人 沖電気工業株式会社 代理人 弁理士 下 １） 容一部第１図 ム 良り 第３図 ４ 手続補正書（自発） 特許片長官若杉和夫殿 １・ 事件の表示 特願昭５７−１２６０９７号２、発
明の名称 車載用コンピュータのフェイルセーフ方法 ３、 補正をする者 事件との関係 特許出願人 （０２９）沖電気工業株式会社 明細書の発明の詳細な説明を下記の如く訂正する。 １」と訂正し、明細書第７頁第５行目にｒＲＡＭ等」と
あるをＦＲＯＭ等」と刷圧する。
、第２図は本発明に係る車載用コンピュータユニットの
系統図、第３図は第２実施例に係る第２図と同様な図で
ある。 １．６．ｉｔ・・中央処理装置（ＣＰＵ）、２゜Ｉ、１
２・・記憶装置（メモリ）、３，８．１３・・入出力装
置、４，９．１４・・・バス、１０．１５・・抵抗回路
。 特許出願人 沖電気工業株式会社 代理人 弁理士 下 １） 容一部第１図 ム 良り 第３図 ４ 手続補正書（自発） 特許片長官若杉和夫殿 １・ 事件の表示 特願昭５７−１２６０９７号２、発
明の名称 車載用コンピュータのフェイルセーフ方法 ３、 補正をする者 事件との関係 特許出願人 （０２９）沖電気工業株式会社 明細書の発明の詳細な説明を下記の如く訂正する。 １」と訂正し、明細書第７頁第５行目にｒＲＡＭ等」と
あるをＦＲＯＭ等」と刷圧する。
Claims (1)
- 内燃機関その他の車載機器の動作制御を行５車載用コン
ピュータにおいて、中央処理装置と記憶装置と入出力装
置ケ接続するバスの一端に／４線に挿入された抵抗から
成る抵抗回路を設けることにより上記バスの谷線ン所定
の論理状態にし得るようにし、−Ｌ−、記バスにて情報
の転送が行われな（なつたとき上記論理状態によって上
記中央処理装置にコンピュータを初期状態に戻す特定の
命令を発生させるようにしたこと乞特徴とする車載用コ
ンピュータのフェイルセーフ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126097A JPS5916001A (ja) | 1982-07-20 | 1982-07-20 | 車載用コンピユ−タのフエイルセ−フ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57126097A JPS5916001A (ja) | 1982-07-20 | 1982-07-20 | 車載用コンピユ−タのフエイルセ−フ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5916001A true JPS5916001A (ja) | 1984-01-27 |
Family
ID=14926529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57126097A Pending JPS5916001A (ja) | 1982-07-20 | 1982-07-20 | 車載用コンピユ−タのフエイルセ−フ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916001A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63120340A (ja) * | 1986-11-08 | 1988-05-24 | Mitsubishi Electric Corp | デ−タ処理装置 |
| US6880061B2 (en) | 2001-03-30 | 2005-04-12 | Sony Computer Entertainment Inc. | System and method for monitoring data, computer program and data storage therefor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139443A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Information processor |
-
1982
- 1982-07-20 JP JP57126097A patent/JPS5916001A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54139443A (en) * | 1978-04-21 | 1979-10-29 | Hitachi Ltd | Information processor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63120340A (ja) * | 1986-11-08 | 1988-05-24 | Mitsubishi Electric Corp | デ−タ処理装置 |
| US6880061B2 (en) | 2001-03-30 | 2005-04-12 | Sony Computer Entertainment Inc. | System and method for monitoring data, computer program and data storage therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587655A (en) | Fail-safe system for vehicular computer | |
| JP3943616B2 (ja) | バックグランド・モードでトランスペアレント動作を有するデータ・プロセッサ | |
| US5894549A (en) | System and method for fault detection in microcontroller program memory | |
| KR900002438B1 (ko) | 프로세서간 결합방식 | |
| US4037204A (en) | Microprocessor interrupt logic | |
| JPH06202762A (ja) | ライトデータ保護機能付きリセット信号発生回路 | |
| JPS5916001A (ja) | 車載用コンピユ−タのフエイルセ−フ方法 | |
| EP0010123B1 (en) | Paging control store data processing apparatus | |
| US20030217222A1 (en) | Calibration method implementing segmented flash memeory and RAM overlay | |
| CN109446021B (zh) | 一种针对浮空器掩星接收机双核soc的ddr监控方法 | |
| CN117827547B (zh) | 车载显示屏触摸异常恢复方法、系统、电子设备及介质 | |
| US6397310B1 (en) | Method and apparatus for controlling write access to storage means for a digital data processing circuit | |
| JP3547012B2 (ja) | マイクロコンピュータ | |
| Schneider et al. | Multicore vs safety | |
| JPH0110654Y2 (ja) | ||
| JP3088285B2 (ja) | インサーキットエミュレータ | |
| JPH0258648B2 (ja) | ||
| JP3344432B2 (ja) | 情報処理装置 | |
| JPH0259492B2 (ja) | ||
| JP2850377B2 (ja) | マイクロコンピュータ | |
| JPS6346558A (ja) | スタンバイｒａｍ内多バイトデ−タの保護方式 | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| GB2042227A (en) | Rear time capture registers for data processor | |
| JP2539064B2 (ja) | マイクロプロセッサ | |
| JP3465511B2 (ja) | ディジタル形保護継電装置 |