JPH07306807A - コンピュータシステム装置 - Google Patents
コンピュータシステム装置Info
- Publication number
- JPH07306807A JPH07306807A JP9955294A JP9955294A JPH07306807A JP H07306807 A JPH07306807 A JP H07306807A JP 9955294 A JP9955294 A JP 9955294A JP 9955294 A JP9955294 A JP 9955294A JP H07306807 A JPH07306807 A JP H07306807A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- address
- hook
- storage capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 書き換え可能な読出専用メモリの記憶容量を
拡張した場合に、そのプログラム領域を分断せず、かつ
その記憶領域全域を有効に使用できるコンピュータシス
テム装置を提供する。 【構成】 書き換え不能な第１の読出専用メモリと、書
き換え可能な第２の読出専用メモリと、処理を実行する
ＣＰＵを備える。上記ＣＰＵが出力するＣＰＵアドレス
とフックレジスタに設定されたアドレス値との一致不一
致に基づいて、第１の読出専用メモリに代えて第２の読
出専用メモリを選択することを表すフック信号ＨＯＯＫ
＃を作成するアドレス比較回路を備える。上記第２の読
出専用メモリの記憶容量の規模を表す記憶容量信号Ｅ２
Ｋを作成して出力する記憶容量指定手段を備える。フッ
ク信号ＨＯＯＫ＃および記憶容量信号Ｅ２Ｋの内容に応
じて上記ＣＰＵアドレスをそのまま又はシフトさせて出
力する切換回路１１を備える。
拡張した場合に、そのプログラム領域を分断せず、かつ
その記憶領域全域を有効に使用できるコンピュータシス
テム装置を提供する。 【構成】 書き換え不能な第１の読出専用メモリと、書
き換え可能な第２の読出専用メモリと、処理を実行する
ＣＰＵを備える。上記ＣＰＵが出力するＣＰＵアドレス
とフックレジスタに設定されたアドレス値との一致不一
致に基づいて、第１の読出専用メモリに代えて第２の読
出専用メモリを選択することを表すフック信号ＨＯＯＫ
＃を作成するアドレス比較回路を備える。上記第２の読
出専用メモリの記憶容量の規模を表す記憶容量信号Ｅ２
Ｋを作成して出力する記憶容量指定手段を備える。フッ
ク信号ＨＯＯＫ＃および記憶容量信号Ｅ２Ｋの内容に応
じて上記ＣＰＵアドレスをそのまま又はシフトさせて出
力する切換回路１１を備える。
Description
【０００１】
【産業上の利用分野】この発明は電子手帳等のコンピュ
ータシステム装置に関する。より詳しくは、Ｅ2ＰＲＯ
Ｍ（エレクトリカル・イレイザブル・プログラマブル・
リード・オンリ・メモリ）等の書き換え可能な読出専用
メモリの記憶容量を拡張することを予定したコンピュー
タシステムの周辺回路に関する。
ータシステム装置に関する。より詳しくは、Ｅ2ＰＲＯ
Ｍ（エレクトリカル・イレイザブル・プログラマブル・
リード・オンリ・メモリ）等の書き換え可能な読出専用
メモリの記憶容量を拡張することを予定したコンピュー
タシステムの周辺回路に関する。
【０００２】
【従来の技術】電子手帳等のコンピュータシステムは、
図１２に例示するように、演算処理を行うＣＰＵ（中央
演算処理装置）１と、アドレス比較回路やデコード回路
等を含む周辺回路２と、システムの制御のためのプログ
ラムを格納したマスクＲＯＭ（読出専用メモリ。電気的
に書き換えができないもの。）３と、電気的に書き換え
可能な読出専用メモリＥ2ＰＲＯＭ４と、データを格納
するためのＲＡＭ（ランダム・アクセス・メモリ）５
と、液晶表示パネル等の表示装置６と、キーボード等の
入力装置７とを備えている。Ｅ2ＰＲＯＭ４は、ユーザ
ーが任意にプログラムを書き込むことができる。例えば
ＲＯＭ３に格納されたプログラムに誤りがあった場合に
代用される修正プログラムを格納することができる。
図１２に例示するように、演算処理を行うＣＰＵ（中央
演算処理装置）１と、アドレス比較回路やデコード回路
等を含む周辺回路２と、システムの制御のためのプログ
ラムを格納したマスクＲＯＭ（読出専用メモリ。電気的
に書き換えができないもの。）３と、電気的に書き換え
可能な読出専用メモリＥ2ＰＲＯＭ４と、データを格納
するためのＲＡＭ（ランダム・アクセス・メモリ）５
と、液晶表示パネル等の表示装置６と、キーボード等の
入力装置７とを備えている。Ｅ2ＰＲＯＭ４は、ユーザ
ーが任意にプログラムを書き込むことができる。例えば
ＲＯＭ３に格納されたプログラムに誤りがあった場合に
代用される修正プログラムを格納することができる。
【０００３】図１３に示すように、このシステムのメモ
リマップでは、０００００〜００７ＦＦ番地がＥ2ＰＲ
ＯＭ領域、００８００〜７ＦＦＦＦ番地がＲＯＭ領域、
８００００〜ＦＦＦＦＦ番地がＲＡＭ領域となっている
（アドレスは１６進数で表されている。）。Ｅ2ＰＲＯ
Ｍ領域は、この例では２Ｋバイトであり、０００００〜
００５ＦＦ番地がプログラム領域、００６００〜００７
ＦＦがハードフック領域となっている。
リマップでは、０００００〜００７ＦＦ番地がＥ2ＰＲ
ＯＭ領域、００８００〜７ＦＦＦＦ番地がＲＯＭ領域、
８００００〜ＦＦＦＦＦ番地がＲＡＭ領域となっている
（アドレスは１６進数で表されている。）。Ｅ2ＰＲＯ
Ｍ領域は、この例では２Ｋバイトであり、０００００〜
００５ＦＦ番地がプログラム領域、００６００〜００７
ＦＦがハードフック領域となっている。
【０００４】図１７に示すように、ＣＰＵ１は、メモリ
をアクセスすることを表すメモリリクエスト信号ＭＲＥ
Ｑ＃（＃は反転を表す。以下同様。）を出力するととも
に、アドレスＡ０〜Ａ１９を出力する。アドレスＡ０〜
Ａ８，アドレスＡ０〜Ａ１８，アドレスＡ０〜Ａ１８が
それぞれＥ2ＰＲＯＭ４，ＲＯＭ３，ＲＡＭ５へ出力さ
れ、メモリリクエスト信号ＭＲＥＱ＃は周辺回路２に含
まれるデコード回路１０へ出力される。
をアクセスすることを表すメモリリクエスト信号ＭＲＥ
Ｑ＃（＃は反転を表す。以下同様。）を出力するととも
に、アドレスＡ０〜Ａ１９を出力する。アドレスＡ０〜
Ａ８，アドレスＡ０〜Ａ１８，アドレスＡ０〜Ａ１８が
それぞれＥ2ＰＲＯＭ４，ＲＯＭ３，ＲＡＭ５へ出力さ
れ、メモリリクエスト信号ＭＲＥＱ＃は周辺回路２に含
まれるデコード回路１０へ出力される。
【０００５】図１４に示すように、アドレス比較回路９
は、ＣＰＵ１が出力するアドレスＡ９〜Ａ１９に対応し
たフリップフロップＦ／Ｆ（Ａ９）〜Ｆ／Ｆ（Ａ１９）
からなるフックレジスタ８と、排他的ＮＯＲ（否定論理
和）９０９〜９１９と、ＡＮＤ（論理積）９２０とから
なっている。フックレジスタ８を構成するフリップフロ
ップＦ／Ｆ（Ａ９）〜Ｆ／Ｆ（Ａ１９）の値はＣＰＵ１
によって任意に設定される。ＣＰＵアドレスＡ９〜Ａ１
９とフックレジスタ８の値とが一致していればフック信
号ＨＯＯＫ＃はＬ（低レベル）、不一致であればフック
信号ＨＯＯＫ＃はＨ（高レベル）となる。ＨＯＯＫ＃＝
Ｌはプログラムの実行がＲＯＭ３に対してではなくＥ2
ＰＲＯＭ４に対して行われることを表す一方、ＨＯＯＫ
＃＝Ｈはプログラムの実行が通常通りＲＯＭ３に対して
行われることを表している。このフック信号ＨＯＯＫ＃
は、図１７中に示すように、デコード回路１０へ出力さ
れる。
は、ＣＰＵ１が出力するアドレスＡ９〜Ａ１９に対応し
たフリップフロップＦ／Ｆ（Ａ９）〜Ｆ／Ｆ（Ａ１９）
からなるフックレジスタ８と、排他的ＮＯＲ（否定論理
和）９０９〜９１９と、ＡＮＤ（論理積）９２０とから
なっている。フックレジスタ８を構成するフリップフロ
ップＦ／Ｆ（Ａ９）〜Ｆ／Ｆ（Ａ１９）の値はＣＰＵ１
によって任意に設定される。ＣＰＵアドレスＡ９〜Ａ１
９とフックレジスタ８の値とが一致していればフック信
号ＨＯＯＫ＃はＬ（低レベル）、不一致であればフック
信号ＨＯＯＫ＃はＨ（高レベル）となる。ＨＯＯＫ＃＝
Ｌはプログラムの実行がＲＯＭ３に対してではなくＥ2
ＰＲＯＭ４に対して行われることを表す一方、ＨＯＯＫ
＃＝Ｈはプログラムの実行が通常通りＲＯＭ３に対して
行われることを表している。このフック信号ＨＯＯＫ＃
は、図１７中に示すように、デコード回路１０へ出力さ
れる。
【０００６】図１５に示すように、デコード回路１０
は、インバータ１０１，１１２と、ＯＲ（論理和）１０
２，１０３，１０４，１０６と、ＡＮＤ（論理積）１０
５と、インバータ１０７と、ＯＲ１０８〜１１１からな
っている。デコード回路１０は、フック信号ＨＯＯＫ＃
とアドレスＡ９，Ａ１０とに基づいてＥ2ＰＲＯＭ用の
アドレスＡ９′，Ａ１０′を生成するとともに、フック
信号ＨＯＯＫ＃とアドレスＡ１１〜Ａ１９とに基づいて
Ｅ2ＰＲＯＭ４，ＲＯＭ３，ＲＡＭ５を選択するための
チップセレクト信号ＣＳＥ2ＰＲＯＭ＃，ＣＳＲＯＭ
＃，ＣＳＲＡＭ＃をそれぞれ生成する。Ｅ2ＰＲＯＭ用
アドレスＡ９′，Ａ１０′は、図１６に示す論理テーブ
ルに従って作成される。つまり、Ｅ2ＰＲＯＭ用アドレ
スＡ９′，Ａ１０′は、フック信号ＨＯＯＫ＃がＨ（Ｃ
ＰＵアドレスとフックレジスタ８の設定値とが不一致）
のときはＣＰＵアドレスＡ９，Ａ１０そのままの値をと
り、フック信号ＨＯＯＫ＃がＬ（ＣＰＵアドレスとフッ
クレジスタ８の設定値とが一致）のときはＨとなる。
は、インバータ１０１，１１２と、ＯＲ（論理和）１０
２，１０３，１０４，１０６と、ＡＮＤ（論理積）１０
５と、インバータ１０７と、ＯＲ１０８〜１１１からな
っている。デコード回路１０は、フック信号ＨＯＯＫ＃
とアドレスＡ９，Ａ１０とに基づいてＥ2ＰＲＯＭ用の
アドレスＡ９′，Ａ１０′を生成するとともに、フック
信号ＨＯＯＫ＃とアドレスＡ１１〜Ａ１９とに基づいて
Ｅ2ＰＲＯＭ４，ＲＯＭ３，ＲＡＭ５を選択するための
チップセレクト信号ＣＳＥ2ＰＲＯＭ＃，ＣＳＲＯＭ
＃，ＣＳＲＡＭ＃をそれぞれ生成する。Ｅ2ＰＲＯＭ用
アドレスＡ９′，Ａ１０′は、図１６に示す論理テーブ
ルに従って作成される。つまり、Ｅ2ＰＲＯＭ用アドレ
スＡ９′，Ａ１０′は、フック信号ＨＯＯＫ＃がＨ（Ｃ
ＰＵアドレスとフックレジスタ８の設定値とが不一致）
のときはＣＰＵアドレスＡ９，Ａ１０そのままの値をと
り、フック信号ＨＯＯＫ＃がＬ（ＣＰＵアドレスとフッ
クレジスタ８の設定値とが一致）のときはＨとなる。
【０００７】図１８に示すように、ＣＰＵアドレスと、
実際に実行される実行アドレスとの対応は、フックレジ
スタ８の設定値によって定まる。例えば、図１３に示し
たメモリマップ内でＲＯＭ領域に属する４００００番地
にプログラム誤りがあったとする。このとき、フックレ
ジスタ８のＡ９〜Ａ１９に図１８上段に示す値を設定
しておくものとすると、ＣＰＵアドレスと一致してＨＯ
ＯＫ＃＝Ｌとなるアドレス範囲は４００００〜４０１Ｆ
Ｆとなる。このアドレス範囲ではチップセレクト信号Ｃ
ＳＲＯＭ＃はＬとはならずＣＳＥ2ＰＲＯＭ＃がＬとな
り、また、アドレスＡ９′，Ａ１０′はいずれもＨとな
る。この結果、プログラムの実行は、ＲＯＭ３に対して
ではなく、Ｅ2ＰＲＯＭ４に対して行われる。Ａ９′＝
Ａ１０′＝Ｈであり、Ａ０〜Ａ８はＣＰＵアドレスに等
しいから、実行アドレスはＥ2ＰＲＯＭ領域に属する０
０６００〜００７ＦＦとなる。したがって、Ｅ2ＰＲＯ
Ｍ領域の００６００〜００７ＦＦ番地（Ｅ2ＰＲＯＭ４
上では６００〜７ＦＦ番地）に修正プログラムを書き込
んでおけば、ＲＯＭ３上のプログラム誤りを修正するこ
とができる。なお、図１８中段，下段は、ＨＯＯＫ
＃＝Ｌとなるアドレス範囲がそれぞれ２ＡＡ００〜２Ａ
ＢＦＦ，５５４００〜５５５ＦＦの場合を示している。
実際に実行される実行アドレスとの対応は、フックレジ
スタ８の設定値によって定まる。例えば、図１３に示し
たメモリマップ内でＲＯＭ領域に属する４００００番地
にプログラム誤りがあったとする。このとき、フックレ
ジスタ８のＡ９〜Ａ１９に図１８上段に示す値を設定
しておくものとすると、ＣＰＵアドレスと一致してＨＯ
ＯＫ＃＝Ｌとなるアドレス範囲は４００００〜４０１Ｆ
Ｆとなる。このアドレス範囲ではチップセレクト信号Ｃ
ＳＲＯＭ＃はＬとはならずＣＳＥ2ＰＲＯＭ＃がＬとな
り、また、アドレスＡ９′，Ａ１０′はいずれもＨとな
る。この結果、プログラムの実行は、ＲＯＭ３に対して
ではなく、Ｅ2ＰＲＯＭ４に対して行われる。Ａ９′＝
Ａ１０′＝Ｈであり、Ａ０〜Ａ８はＣＰＵアドレスに等
しいから、実行アドレスはＥ2ＰＲＯＭ領域に属する０
０６００〜００７ＦＦとなる。したがって、Ｅ2ＰＲＯ
Ｍ領域の００６００〜００７ＦＦ番地（Ｅ2ＰＲＯＭ４
上では６００〜７ＦＦ番地）に修正プログラムを書き込
んでおけば、ＲＯＭ３上のプログラム誤りを修正するこ
とができる。なお、図１８中段，下段は、ＨＯＯＫ
＃＝Ｌとなるアドレス範囲がそれぞれ２ＡＡ００〜２Ａ
ＢＦＦ，５５４００〜５５５ＦＦの場合を示している。
【０００８】修正プログラムが大規模になった等の理由
により、図１９に示すように、Ｅ2ＰＲＯＭ４を２Ｋバ
イトのものから例えば８Ｋバイトのもの（符号４′で示
す）に変更する場合がある。この場合、Ｅ2ＰＲＯＭ
４′に対して拡張されたアドレスＡ１１，Ａ１２をさら
に入力する。
により、図１９に示すように、Ｅ2ＰＲＯＭ４を２Ｋバ
イトのものから例えば８Ｋバイトのもの（符号４′で示
す）に変更する場合がある。この場合、Ｅ2ＰＲＯＭ
４′に対して拡張されたアドレスＡ１１，Ａ１２をさら
に入力する。
【０００９】
【発明が解決しようとする課題】ところで、プログラム
作成上、特にフォートランやベーシック等の高級言語か
らアセンブラにコンパイルする場合には、プログラム領
域のリニアリティが要求される。
作成上、特にフォートランやベーシック等の高級言語か
らアセンブラにコンパイルする場合には、プログラム領
域のリニアリティが要求される。
【００１０】しかしながら、上記従来のシステムでは、
フックレジスタ８のフリップフロップＦ／Ｆ（Ａ１
１），Ｆ／Ｆ（Ａ１２）に設定する値は一定ではなく、
全ての場合に対応しておく必要があるため、図２０に示
すように、メモリマップ上で２Ｋバイトおきにハードフ
ック領域（ＲＯＭ３上のプログラム誤りのための修正プ
ログラムを書き込む領域）が現れて、ユーザーが自由に
プログラムを書き込むべきプログラム領域が分断され、
リニアリティが損なわれるという問題がある。
フックレジスタ８のフリップフロップＦ／Ｆ（Ａ１
１），Ｆ／Ｆ（Ａ１２）に設定する値は一定ではなく、
全ての場合に対応しておく必要があるため、図２０に示
すように、メモリマップ上で２Ｋバイトおきにハードフ
ック領域（ＲＯＭ３上のプログラム誤りのための修正プ
ログラムを書き込む領域）が現れて、ユーザーが自由に
プログラムを書き込むべきプログラム領域が分断され、
リニアリティが損なわれるという問題がある。
【００１１】また、図２０中の４つのハードフック領域
は、全て同一内容となり、冗長となっている。つまり、
Ｅ2ＰＲＯＭの全記憶容量８Ｋバイト中、有効に使われ
ているのは、プログラム領域の６Ｋバイトと、１つのハ
ードフック領域の０．５Ｋバイトとの計６．５Ｋバイト
のみであり、残りの３つのハードフック領域の１，５Ｋ
バイト分が無駄に使われているという問題がある。
は、全て同一内容となり、冗長となっている。つまり、
Ｅ2ＰＲＯＭの全記憶容量８Ｋバイト中、有効に使われ
ているのは、プログラム領域の６Ｋバイトと、１つのハ
ードフック領域の０．５Ｋバイトとの計６．５Ｋバイト
のみであり、残りの３つのハードフック領域の１，５Ｋ
バイト分が無駄に使われているという問題がある。
【００１２】ここで、図２１に示すように、ＯＲ１１
２，１１３によって、フック信号ＨＯＯＫ＃とアドレス
Ａ１１，Ａ１２とからアドレスＡ１１′，Ａ１２′を作
成し、これをＥ2ＰＲＯＭ４に入力する手段が考えられ
る。このようにした場合、図２２に示すように、ハード
フック領域は０１Ｅ００〜０１ＦＦＦの範囲だけとな
り、残り全域がプログラム領域となる。しかしながら、
周辺回路２を構成するチップの出力端子数を増加させな
ければならないという問題が生ずる。
２，１１３によって、フック信号ＨＯＯＫ＃とアドレス
Ａ１１，Ａ１２とからアドレスＡ１１′，Ａ１２′を作
成し、これをＥ2ＰＲＯＭ４に入力する手段が考えられ
る。このようにした場合、図２２に示すように、ハード
フック領域は０１Ｅ００〜０１ＦＦＦの範囲だけとな
り、残り全域がプログラム領域となる。しかしながら、
周辺回路２を構成するチップの出力端子数を増加させな
ければならないという問題が生ずる。
【００１３】そこで、この発明の目的は、書き換え可能
な読出専用メモリを用いるコンピュータシステムの周辺
回路であって、上記書き換え可能な読出専用メモリの記
憶容量を拡張した場合に、そのプログラム領域を分断せ
ず、かつその記憶領域全域を有効に使用できるコンピュ
ータシステム装置を提供することにある。また、書き換
え可能な読出専用メモリの記憶容量を拡張する場合に、
周辺回路を構成するチップの出力端子数を増加させなく
て済むコンピュータシステム装置を提供することにあ
る。
な読出専用メモリを用いるコンピュータシステムの周辺
回路であって、上記書き換え可能な読出専用メモリの記
憶容量を拡張した場合に、そのプログラム領域を分断せ
ず、かつその記憶領域全域を有効に使用できるコンピュ
ータシステム装置を提供することにある。また、書き換
え可能な読出専用メモリの記憶容量を拡張する場合に、
周辺回路を構成するチップの出力端子数を増加させなく
て済むコンピュータシステム装置を提供することにあ
る。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載のコンピュータシステム装置は、制
御プログラムを記憶した書き換え不能な第１の読出専用
メモリと、書き換え可能な第２の読出専用メモリと、上
記第１の読出専用メモリの制御プログラムを参照して処
理を実行する中央演算処理装置と、特定のアドレスが設
定されるフックレジスタを有し、上記中央演算処理装置
が出力するＣＰＵアドレスと上記フックレジスタに設定
されたアドレス値との一致不一致に基づいて、上記第１
の読出専用メモリに代えて第２の読出専用メモリを選択
することを表すフック信号を作成するアドレス比較回路
を備えたコンピュータシステム装置であって、上記第２
の読出専用メモリの記憶容量の規模を表す記憶容量信号
を作成して出力する記憶容量指定手段と、上記ＣＰＵア
ドレス、フック信号および記憶容量信号を受けて、上記
フック信号および記憶容量信号の内容に応じて上記ＣＰ
Ｕアドレスをそのまま出力するか又は上記ＣＰＵアドレ
スを所定番地分だけシフトさせたアドレスを出力する切
換回路を備えたことを特徴としている。
に、請求項１に記載のコンピュータシステム装置は、制
御プログラムを記憶した書き換え不能な第１の読出専用
メモリと、書き換え可能な第２の読出専用メモリと、上
記第１の読出専用メモリの制御プログラムを参照して処
理を実行する中央演算処理装置と、特定のアドレスが設
定されるフックレジスタを有し、上記中央演算処理装置
が出力するＣＰＵアドレスと上記フックレジスタに設定
されたアドレス値との一致不一致に基づいて、上記第１
の読出専用メモリに代えて第２の読出専用メモリを選択
することを表すフック信号を作成するアドレス比較回路
を備えたコンピュータシステム装置であって、上記第２
の読出専用メモリの記憶容量の規模を表す記憶容量信号
を作成して出力する記憶容量指定手段と、上記ＣＰＵア
ドレス、フック信号および記憶容量信号を受けて、上記
フック信号および記憶容量信号の内容に応じて上記ＣＰ
Ｕアドレスをそのまま出力するか又は上記ＣＰＵアドレ
スを所定番地分だけシフトさせたアドレスを出力する切
換回路を備えたことを特徴としている。
【００１５】また、請求項２に記載のコンピュータシス
テム装置は、制御プログラムを記憶した書き換え不能な
第１の読出専用メモリと、書き換え可能な第２の読出専
用メモリと、上記第１の読出専用メモリの制御プログラ
ムを参照して処理を実行する中央演算処理装置と、特定
のアドレスが設定されるフックレジスタを有し、上記中
央演算処理装置が出力するＣＰＵアドレスと上記フック
レジスタに設定されたアドレス値と一致不一致に基づい
て、上記第１の読出専用メモリに代えて第２の読出専用
メモリを選択することを表すフック信号を作成するアド
レス比較回路を備えたコンピュータシステム装置であっ
て、上記第２の読出専用メモリの記憶容量の規模を表す
記憶容量信号を作成して出力する記憶容量指定手段を備
え、上記アドレス比較回路は、上記記憶容量信号を受け
て、この記憶容量信号の内容に応じて上記フックレジス
タの設定値のうち特定の桁を無効とする手段を有するこ
とを特徴としている。
テム装置は、制御プログラムを記憶した書き換え不能な
第１の読出専用メモリと、書き換え可能な第２の読出専
用メモリと、上記第１の読出専用メモリの制御プログラ
ムを参照して処理を実行する中央演算処理装置と、特定
のアドレスが設定されるフックレジスタを有し、上記中
央演算処理装置が出力するＣＰＵアドレスと上記フック
レジスタに設定されたアドレス値と一致不一致に基づい
て、上記第１の読出専用メモリに代えて第２の読出専用
メモリを選択することを表すフック信号を作成するアド
レス比較回路を備えたコンピュータシステム装置であっ
て、上記第２の読出専用メモリの記憶容量の規模を表す
記憶容量信号を作成して出力する記憶容量指定手段を備
え、上記アドレス比較回路は、上記記憶容量信号を受け
て、この記憶容量信号の内容に応じて上記フックレジス
タの設定値のうち特定の桁を無効とする手段を有するこ
とを特徴としている。
【００１６】また、請求項１または２に記載のコンピュ
ータシステム装置において、上記記憶容量指定手段は、
複数の切換位置を有するスイッチを含み、上記第２の読
出専用メモリの記憶容量の規模に応じてユーザーが設定
した上記スイッチの切換位置に基づいて、上記記憶容量
信号を作成するようになっているのが望ましい。
ータシステム装置において、上記記憶容量指定手段は、
複数の切換位置を有するスイッチを含み、上記第２の読
出専用メモリの記憶容量の規模に応じてユーザーが設定
した上記スイッチの切換位置に基づいて、上記記憶容量
信号を作成するようになっているのが望ましい。
【００１７】また、請求項１または２に記載のコンピュ
ータシステム装置において、上記記憶容量指定手段は、
リセット解除後のスタート時に上記第２の読出専用メモ
リの特定アドレスの内容を読み出す工程と、周辺回路内
に設けられた内部レジスタに上記特定アドレスの内容を
書き込む工程とからなるのが望ましい。
ータシステム装置において、上記記憶容量指定手段は、
リセット解除後のスタート時に上記第２の読出専用メモ
リの特定アドレスの内容を読み出す工程と、周辺回路内
に設けられた内部レジスタに上記特定アドレスの内容を
書き込む工程とからなるのが望ましい。
【００１８】また、請求項３に記載のコンピュータシス
テム装置は、制御プログラムを記憶した書き換え不能な
第１の読出専用メモリと、書き換え可能な第２の読出専
用メモリと、上記第１の読出専用メモリの制御プログラ
ムを参照して処理を実行する中央演算処理装置と、特定
のアドレスが設定されるフックレジスタを有し、上記中
央演算処理装置が出力するＣＰＵアドレスと上記フック
レジスタに設定されたアドレス値との一致不一致に基づ
いて、上記第１の読出専用メモリに代えて第２の読出専
用メモリを選択することを表すフック信号を作成するア
ドレス比較回路を、周辺回路を構成するチップ内に備え
たコンピュータシステム装置であって、上記チップとは
別のチップ内に、上記フック信号に基づいて、上記ＣＰ
Ｕアドレスをシフトさせた変換アドレスを作成する拡張
回路を備えたことを特徴としている。
テム装置は、制御プログラムを記憶した書き換え不能な
第１の読出専用メモリと、書き換え可能な第２の読出専
用メモリと、上記第１の読出専用メモリの制御プログラ
ムを参照して処理を実行する中央演算処理装置と、特定
のアドレスが設定されるフックレジスタを有し、上記中
央演算処理装置が出力するＣＰＵアドレスと上記フック
レジスタに設定されたアドレス値との一致不一致に基づ
いて、上記第１の読出専用メモリに代えて第２の読出専
用メモリを選択することを表すフック信号を作成するア
ドレス比較回路を、周辺回路を構成するチップ内に備え
たコンピュータシステム装置であって、上記チップとは
別のチップ内に、上記フック信号に基づいて、上記ＣＰ
Ｕアドレスをシフトさせた変換アドレスを作成する拡張
回路を備えたことを特徴としている。
【００１９】
【作用】請求項１に記載のコンピュータシステム装置で
は、アドレス比較回路は、中央演算処理装置が出力する
ＣＰＵアドレスがフックレジスタに設定されたアドレス
値と一致したとき、第１の読出専用メモリに代えて第２
の読出専用メモリを選択することを表すフック信号を作
成する。記憶容量指定手段が第２の読出専用メモリの記
憶容量の規模を表す記憶容量信号を作成して出力する。
そして、切換回路が、上記ＣＰＵアドレス、フック信号
および記憶容量信号を受けて、上記フック信号および記
憶容量信号の内容に応じて、上記ＣＰＵアドレスをその
まま出力するか又は上記ＣＰＵアドレスを所定番地分だ
けシフトさせたアドレスを出力する。例えば、上記記憶
容量信号が上記第２の読出専用メモリの記憶容量は２Ｋ
バイトであることを表すとき、上記切換回路は上記ＣＰ
Ｕアドレスをそのまま出力する。したがって、上記第２
の読出専用メモリのうち上記ＣＰＵアドレスによって指
定された番地がハードフック領域となる。一方、上記記
憶容量信号が上記第２の読出専用メモリの記憶容量は８
Ｋバイトであることを表すとき、上記切換回路は上記Ｃ
ＰＵアドレスを所定番地分だけシフトさせたアドレスを
出力する。このシフト量を調節して設定しておくことに
よって、上記第２の読出専用メモリのうち１箇所の領域
をハードフック領域とすることができる。したがって、
第２の読出専用メモリのプログラム領域は分断されず、
記憶領域全域が有効に使用される。
は、アドレス比較回路は、中央演算処理装置が出力する
ＣＰＵアドレスがフックレジスタに設定されたアドレス
値と一致したとき、第１の読出専用メモリに代えて第２
の読出専用メモリを選択することを表すフック信号を作
成する。記憶容量指定手段が第２の読出専用メモリの記
憶容量の規模を表す記憶容量信号を作成して出力する。
そして、切換回路が、上記ＣＰＵアドレス、フック信号
および記憶容量信号を受けて、上記フック信号および記
憶容量信号の内容に応じて、上記ＣＰＵアドレスをその
まま出力するか又は上記ＣＰＵアドレスを所定番地分だ
けシフトさせたアドレスを出力する。例えば、上記記憶
容量信号が上記第２の読出専用メモリの記憶容量は２Ｋ
バイトであることを表すとき、上記切換回路は上記ＣＰ
Ｕアドレスをそのまま出力する。したがって、上記第２
の読出専用メモリのうち上記ＣＰＵアドレスによって指
定された番地がハードフック領域となる。一方、上記記
憶容量信号が上記第２の読出専用メモリの記憶容量は８
Ｋバイトであることを表すとき、上記切換回路は上記Ｃ
ＰＵアドレスを所定番地分だけシフトさせたアドレスを
出力する。このシフト量を調節して設定しておくことに
よって、上記第２の読出専用メモリのうち１箇所の領域
をハードフック領域とすることができる。したがって、
第２の読出専用メモリのプログラム領域は分断されず、
記憶領域全域が有効に使用される。
【００２０】請求項２のコンピュータシステム装置で
は、記憶容量指定手段が第２の読出専用メモリの記憶容
量の規模を表す記憶容量信号を作成して出力する。アド
レス比較回路は、上記記憶容量信号を受けて、この記憶
容量信号の内容に応じて上記フックレジスタの設定値の
うち特定の桁を無効とする手段を有する。したがって、
上記第２の読出専用メモリの記憶容量の規模に応じてハ
ードフック領域の広狭を設定することが可能となる。例
えば、第２の読出専用メモリの記憶容量が２Ｋバイトの
ときはハードフック領域が狭く設定される一方、第２の
読出専用メモリの記憶容量が８Ｋバイトのときはハード
フック領域が広く設定される。したがって、第１の読出
専用メモリにプログラム誤りがあった場合に、代わりに
使用する修正プログラムの規模が、第２の読出専用メモ
リの記憶容量に応じて設定され得る。
は、記憶容量指定手段が第２の読出専用メモリの記憶容
量の規模を表す記憶容量信号を作成して出力する。アド
レス比較回路は、上記記憶容量信号を受けて、この記憶
容量信号の内容に応じて上記フックレジスタの設定値の
うち特定の桁を無効とする手段を有する。したがって、
上記第２の読出専用メモリの記憶容量の規模に応じてハ
ードフック領域の広狭を設定することが可能となる。例
えば、第２の読出専用メモリの記憶容量が２Ｋバイトの
ときはハードフック領域が狭く設定される一方、第２の
読出専用メモリの記憶容量が８Ｋバイトのときはハード
フック領域が広く設定される。したがって、第１の読出
専用メモリにプログラム誤りがあった場合に、代わりに
使用する修正プログラムの規模が、第２の読出専用メモ
リの記憶容量に応じて設定され得る。
【００２１】また、上記記憶容量指定手段は、複数の切
換位置を有するスイッチを含み、上記第２の読出専用メ
モリの記憶容量の規模に応じてユーザーが設定した上記
スイッチの切換位置に基づいて、上記記憶容量信号を作
成するようになっている場合、記憶容量信号が簡単に作
成される。
換位置を有するスイッチを含み、上記第２の読出専用メ
モリの記憶容量の規模に応じてユーザーが設定した上記
スイッチの切換位置に基づいて、上記記憶容量信号を作
成するようになっている場合、記憶容量信号が簡単に作
成される。
【００２２】また、上記記憶容量指定手段は、リセット
解除後のスタート時に上記第２の読出専用メモリの特定
アドレスの内容を読み出す工程と、周辺回路内に設けら
れた内部レジスタに上記特定アドレスの内容を書き込む
工程とからなる場合、ユーザーのスイッチ操作等を待つ
までもなく、記憶容量信号が自動的に得られる。
解除後のスタート時に上記第２の読出専用メモリの特定
アドレスの内容を読み出す工程と、周辺回路内に設けら
れた内部レジスタに上記特定アドレスの内容を書き込む
工程とからなる場合、ユーザーのスイッチ操作等を待つ
までもなく、記憶容量信号が自動的に得られる。
【００２３】請求項３のコンピュータシステム装置で
は、アドレス比較回路が設けられたチップとは別のチッ
プ内に拡張回路が設けられ、この拡張回路は、フック信
号に基づいて、ＣＰＵアドレスをシフトさせた変換アド
レスを作成する。第２の読出専用メモリの読み出しは、
この変換アドレスを用いて行われる。したがって、第２
の読出専用メモリの記憶容量を拡張する場合に、周辺回
路を構成するチップの出力端子数を増加させなくても済
ませられる。
は、アドレス比較回路が設けられたチップとは別のチッ
プ内に拡張回路が設けられ、この拡張回路は、フック信
号に基づいて、ＣＰＵアドレスをシフトさせた変換アド
レスを作成する。第２の読出専用メモリの読み出しは、
この変換アドレスを用いて行われる。したがって、第２
の読出専用メモリの記憶容量を拡張する場合に、周辺回
路を構成するチップの出力端子数を増加させなくても済
ませられる。
【００２４】
【実施例】以下、この発明のコンピュータシステム装置
を実施例により詳細に説明する。
を実施例により詳細に説明する。
【００２５】図１２〜図１７に示したコンピュータシス
テムに適用する場合について説明するものとする（簡単
のため、同一の構成要素は同一符号を用いる。）。すな
わち、図１２に示したように、このコンピュータシステ
ム装置は、制御プログラムを記憶した書き換え不能な第
１の読出専用メモリとしてのマスクＲＯＭ３と、書き換
え可能な第２の読出専用メモリとしてのＥ2ＰＲＯＭ４
と、マスクＲＯＭ３またはＥ2ＰＲＯＭ４に格納された
プログラムを参照して処理を実行するＣＰＵ（中央演算
処理装置）１を備えている。また、ゲートアレイチップ
からなる周辺回路２には、図１４に示したアドレス比較
回路９が含まれている。アドレス比較回路９は、特定の
アドレスが設定されるフックレジスタ８を有し、ＣＰＵ
１が出力するＣＰＵアドレスとフックレジスタ８に設定
されたアドレス値との一致不一致に基づいて、マスクＲ
ＯＭ３に代えてＥ2ＰＲＯＭ４を選択することを表すフ
ック信号ＨＯＯＫ＃を作成する。
テムに適用する場合について説明するものとする（簡単
のため、同一の構成要素は同一符号を用いる。）。すな
わち、図１２に示したように、このコンピュータシステ
ム装置は、制御プログラムを記憶した書き換え不能な第
１の読出専用メモリとしてのマスクＲＯＭ３と、書き換
え可能な第２の読出専用メモリとしてのＥ2ＰＲＯＭ４
と、マスクＲＯＭ３またはＥ2ＰＲＯＭ４に格納された
プログラムを参照して処理を実行するＣＰＵ（中央演算
処理装置）１を備えている。また、ゲートアレイチップ
からなる周辺回路２には、図１４に示したアドレス比較
回路９が含まれている。アドレス比較回路９は、特定の
アドレスが設定されるフックレジスタ８を有し、ＣＰＵ
１が出力するＣＰＵアドレスとフックレジスタ８に設定
されたアドレス値との一致不一致に基づいて、マスクＲ
ＯＭ３に代えてＥ2ＰＲＯＭ４を選択することを表すフ
ック信号ＨＯＯＫ＃を作成する。
【００２６】図１に示すように、このコンピュータシス
テム装置の周辺回路２′（図１２のものと区別するため
に「′」を付している。）は、Ｅ2ＰＲＯＭ切換回路１
１を備えている。このＥ2ＰＲＯＭ切換回路１１は、イ
ンバータ１２と、ＡＮＤ１３〜１６と、ＯＲ１７，１８
とからなっている。
テム装置の周辺回路２′（図１２のものと区別するため
に「′」を付している。）は、Ｅ2ＰＲＯＭ切換回路１
１を備えている。このＥ2ＰＲＯＭ切換回路１１は、イ
ンバータ１２と、ＡＮＤ１３〜１６と、ＯＲ１７，１８
とからなっている。
【００２７】このＥ2ＰＲＯＭ切換回路１１には、フッ
ク信号ＨＯＯＫ＃と、ＣＰＵアドレスＡ９〜Ａ１２と、
記憶容量信号Ｅ２Ｋとが入力される。記憶容量信号Ｅ２
Ｋは、Ｅ2ＰＲＯＭの記憶容量が２Ｋバイトであるか、
拡張された８Ｋバイトであるかを表す信号であって、Ｅ
２Ｋ＝Ｈが２Ｋバイト、Ｅ２Ｋ＝Ｌが８Ｋバイトである
ことを表す。記憶容量信号Ｅ２Ｋを得るには、例えば図
５(a)に示すように、電源ＶｃｃとグランドＧＮＤとの
間にスイッチ１９を設けて、ユーザーがスイッチ１９を
切り換えるようにする。
ク信号ＨＯＯＫ＃と、ＣＰＵアドレスＡ９〜Ａ１２と、
記憶容量信号Ｅ２Ｋとが入力される。記憶容量信号Ｅ２
Ｋは、Ｅ2ＰＲＯＭの記憶容量が２Ｋバイトであるか、
拡張された８Ｋバイトであるかを表す信号であって、Ｅ
２Ｋ＝Ｈが２Ｋバイト、Ｅ２Ｋ＝Ｌが８Ｋバイトである
ことを表す。記憶容量信号Ｅ２Ｋを得るには、例えば図
５(a)に示すように、電源ＶｃｃとグランドＧＮＤとの
間にスイッチ１９を設けて、ユーザーがスイッチ１９を
切り換えるようにする。
【００２８】このＥ2ＰＲＯＭ切換回路１１は、Ｅ2ＰＲ
ＯＭ用アドレスＡ１１９′，Ａ１２１０′を作成する。
図４に示すように、ＨＯＯＫ＃＝Ｈ（ＣＰＵアドレスと
フックレジスタ８の設定値とが不一致）の場合は、Ｅ２
Ｋ＝ＨのときＡ１１９′，Ａ１２１０′はそれぞれＣＰ
ＵアドレスＡ９，Ａ１０となる一方、Ｅ２Ｋ＝Ｌのとき
Ａ１１９′，Ａ１２１０′はそれぞれＣＰＵアドレスＡ
１１，Ａ１２となる。ＨＯＯＫ＃＝Ｌ（ＣＰＵアドレス
とフックレジスタ８の設定値とが一致）の場合は、Ｅ２
Ｋの値にかかわらず、Ａ１１９′，Ａ１２１０′はいず
れもＨとなる。
ＯＭ用アドレスＡ１１９′，Ａ１２１０′を作成する。
図４に示すように、ＨＯＯＫ＃＝Ｈ（ＣＰＵアドレスと
フックレジスタ８の設定値とが不一致）の場合は、Ｅ２
Ｋ＝ＨのときＡ１１９′，Ａ１２１０′はそれぞれＣＰ
ＵアドレスＡ９，Ａ１０となる一方、Ｅ２Ｋ＝Ｌのとき
Ａ１１９′，Ａ１２１０′はそれぞれＣＰＵアドレスＡ
１１，Ａ１２となる。ＨＯＯＫ＃＝Ｌ（ＣＰＵアドレス
とフックレジスタ８の設定値とが一致）の場合は、Ｅ２
Ｋの値にかかわらず、Ａ１１９′，Ａ１２１０′はいず
れもＨとなる。
【００２９】図２(a)に示すように、２ＫバイトのＥ2Ｐ
ＲＯＭ４を用いるときは、Ｅ2ＰＲＯＭ４のアドレス入
力端子アドレスＡ０〜Ａ８，Ａ９，Ａ１０に、それぞれ
ＣＰＵアドレスＡ０〜Ａ８，Ａ１１９′，Ａ１２１０′
を接続する。一方、図２(b)に示すように、８Ｋバイト
のＥ2ＰＲＯＭ４′を用いるときは、Ｅ2ＰＲＯＭ４′の
アドレス入力端子アドレスＡ０〜Ａ１０，Ａ１１，Ａ１
２に、それぞれＣＰＵアドレスＡ０〜Ａ１０，Ａ１１
９′，Ａ１２１０′を接続する。この接続の切り換え
は、Ｅ2ＰＲＯＭを取り替える際にユーザーが行う。な
お、２ＫバイトのＥ2ＰＲＯＭ４用，８ＫバイトのＥ2Ｐ
ＲＯＭ４′用のソケットに予めこのような配線を施して
おいても良い。
ＲＯＭ４を用いるときは、Ｅ2ＰＲＯＭ４のアドレス入
力端子アドレスＡ０〜Ａ８，Ａ９，Ａ１０に、それぞれ
ＣＰＵアドレスＡ０〜Ａ８，Ａ１１９′，Ａ１２１０′
を接続する。一方、図２(b)に示すように、８Ｋバイト
のＥ2ＰＲＯＭ４′を用いるときは、Ｅ2ＰＲＯＭ４′の
アドレス入力端子アドレスＡ０〜Ａ１０，Ａ１１，Ａ１
２に、それぞれＣＰＵアドレスＡ０〜Ａ１０，Ａ１１
９′，Ａ１２１０′を接続する。この接続の切り換え
は、Ｅ2ＰＲＯＭを取り替える際にユーザーが行う。な
お、２ＫバイトのＥ2ＰＲＯＭ４用，８ＫバイトのＥ2Ｐ
ＲＯＭ４′用のソケットに予めこのような配線を施して
おいても良い。
【００３０】このように構成することにより、図３
(a)，(b)に示すようなメモリマップが得られる。すなわ
ち、同図(a)に示すように、２ＫバイトのＥ2ＰＲＯＭ４
（Ｅ２Ｋ＝Ｈ）の場合は、ＨＯＯＫ＃＝ＬのときＡ１１
９′＝Ａ１２１０′＝Ｈとなってアドレス入力端子Ａ
９，Ａ１０にＨが入力され、この結果、ハードフック領
域は００６００〜００７ＦＦとなる。ＨＯＯＫ＃＝Ｈな
らばＡ１１９′，Ａ１２１０′はそれぞれ通常通りＣＰ
ＵアドレスＡ９，Ａ１０となって、残りの領域００００
０〜００５ＦＦはプログラム領域となる。また、同図
(b)に示すように、８ＫバイトのＥ2ＰＲＯＭ４′（Ｅ２
Ｋ＝Ｌ）の場合は、ＨＯＯＫ＃＝ＬのときＡ１１９′＝
Ａ１２１０′＝Ｈとなってアドレス入力端子Ａ１１，Ａ
１２にＨが入力され、この結果、ハードフック領域は０
１８００〜０１ＦＦＦとなる。ＨＯＯＫ＃＝ＨならばＡ
１１９′，Ａ１２１０′はそれぞれ通常通りＣＰＵアド
レスＡ１１，Ａ１２となって、残りの領域０００００〜
０１７ＦＦはプログラム領域となる。
(a)，(b)に示すようなメモリマップが得られる。すなわ
ち、同図(a)に示すように、２ＫバイトのＥ2ＰＲＯＭ４
（Ｅ２Ｋ＝Ｈ）の場合は、ＨＯＯＫ＃＝ＬのときＡ１１
９′＝Ａ１２１０′＝Ｈとなってアドレス入力端子Ａ
９，Ａ１０にＨが入力され、この結果、ハードフック領
域は００６００〜００７ＦＦとなる。ＨＯＯＫ＃＝Ｈな
らばＡ１１９′，Ａ１２１０′はそれぞれ通常通りＣＰ
ＵアドレスＡ９，Ａ１０となって、残りの領域００００
０〜００５ＦＦはプログラム領域となる。また、同図
(b)に示すように、８ＫバイトのＥ2ＰＲＯＭ４′（Ｅ２
Ｋ＝Ｌ）の場合は、ＨＯＯＫ＃＝ＬのときＡ１１９′＝
Ａ１２１０′＝Ｈとなってアドレス入力端子Ａ１１，Ａ
１２にＨが入力され、この結果、ハードフック領域は０
１８００〜０１ＦＦＦとなる。ＨＯＯＫ＃＝ＨならばＡ
１１９′，Ａ１２１０′はそれぞれ通常通りＣＰＵアド
レスＡ１１，Ａ１２となって、残りの領域０００００〜
０１７ＦＦはプログラム領域となる。
【００３１】したがって、Ｅ2ＰＲＯＭの記憶容量を拡
張した場合であっても、Ｅ2ＰＲＯＭ４′のプログラム
領域を分断しないで、Ｅ2ＰＲＯＭ４′の記憶領域全域
を有効に使用することができる。しかも、ユーザーによ
るスイッチ１９の切り換え操作によって、記憶容量信号
Ｅ２Ｋを簡単に作成することができる。
張した場合であっても、Ｅ2ＰＲＯＭ４′のプログラム
領域を分断しないで、Ｅ2ＰＲＯＭ４′の記憶領域全域
を有効に使用することができる。しかも、ユーザーによ
るスイッチ１９の切り換え操作によって、記憶容量信号
Ｅ２Ｋを簡単に作成することができる。
【００３２】なお、上の例では記憶容量信号Ｅ２Ｋをユ
ーザーのスイッチ操作によって得るようにしたが、当然
ながらこれに限られるものではない。図５(b)に示すよ
うに、記憶容量信号Ｅ２Ｋは、周辺回路２′内にフリッ
プフロップＦ／Ｆからなる内部レジスタ２０を設けて、
このレジスタ２０の出力値として得ても良い。この場
合、図６に示すように、ＣＰＵ１の制御により、リセッ
ト解除後にＥ2ＰＲＯＭの記憶容量を判定し（Ｓ１）、
Ｅ2ＰＲＯＭの記憶容量に応じてレジスタ２０の値をセ
ットする（Ｓ２）。Ｅ2ＰＲＯＭの記憶容量を判定する
には、図７に示すように、Ｅ2ＰＲＯＭの特定アドレス
に、記憶容量に応じて予め０または１を書き込んでお
く。例えば、２ＫバイトのＥ2ＰＲＯＭ４の０００００
番地に０、８ＫバイトのＥ2ＰＲＯＭ４′の０００００
番地に１を予め書き込んでおく。そして、このアドレス
０００００の値を読み出しことによって、記憶容量を判
定する。または、図８(a)，(b)に示すように、２Ｋバイ
ト毎にイメージを出して同一内容（同図(a)）か別内容
（同図(b)）かをチェックし、この結果に基づいて記憶
容量を判定する。このようにした場合、ユーザーはＥ2
ＰＲＯＭを取り替えるだけで、自動的に記憶容量信号を
得ることができる。
ーザーのスイッチ操作によって得るようにしたが、当然
ながらこれに限られるものではない。図５(b)に示すよ
うに、記憶容量信号Ｅ２Ｋは、周辺回路２′内にフリッ
プフロップＦ／Ｆからなる内部レジスタ２０を設けて、
このレジスタ２０の出力値として得ても良い。この場
合、図６に示すように、ＣＰＵ１の制御により、リセッ
ト解除後にＥ2ＰＲＯＭの記憶容量を判定し（Ｓ１）、
Ｅ2ＰＲＯＭの記憶容量に応じてレジスタ２０の値をセ
ットする（Ｓ２）。Ｅ2ＰＲＯＭの記憶容量を判定する
には、図７に示すように、Ｅ2ＰＲＯＭの特定アドレス
に、記憶容量に応じて予め０または１を書き込んでお
く。例えば、２ＫバイトのＥ2ＰＲＯＭ４の０００００
番地に０、８ＫバイトのＥ2ＰＲＯＭ４′の０００００
番地に１を予め書き込んでおく。そして、このアドレス
０００００の値を読み出しことによって、記憶容量を判
定する。または、図８(a)，(b)に示すように、２Ｋバイ
ト毎にイメージを出して同一内容（同図(a)）か別内容
（同図(b)）かをチェックし、この結果に基づいて記憶
容量を判定する。このようにした場合、ユーザーはＥ2
ＰＲＯＭを取り替えるだけで、自動的に記憶容量信号を
得ることができる。
【００３３】図９は、別の実施例のコンピュータシステ
ム装置を構成するアドレス比較回路１１′を示してい
る。このアドレス比較回路１１′は、図１４に示したア
ドレス比較回路１１のＡ９，Ａ１０のラインに、上記記
憶容量信号Ｅ２Ｋを加えたものである。すなわち、排他
的ＮＯＲ９０９，９１０の出力側にそれぞれインバータ
９２３，９２４を設けるとともに、このインバータ９２
３，９２４の出力と記憶容量信号Ｅ２Ｋとを入力とする
ＮＡＮＤ（否定論理積）９２１，９２２を設けている。
ム装置を構成するアドレス比較回路１１′を示してい
る。このアドレス比較回路１１′は、図１４に示したア
ドレス比較回路１１のＡ９，Ａ１０のラインに、上記記
憶容量信号Ｅ２Ｋを加えたものである。すなわち、排他
的ＮＯＲ９０９，９１０の出力側にそれぞれインバータ
９２３，９２４を設けるとともに、このインバータ９２
３，９２４の出力と記憶容量信号Ｅ２Ｋとを入力とする
ＮＡＮＤ（否定論理積）９２１，９２２を設けている。
【００３４】このように構成した場合、Ｅ２Ｋ＝Ｈのと
き、すなわち２ＫバイトのＥ2ＰＲＯＭ４を用いている
ときは、フックレジスタ８とＣＰＵアドレスとを比較す
るアドレスラインはＡ９〜Ａ１９となる。一方、Ｅ２Ｋ
＝Ｌのとき、すなわち８ＫバイトのＥ2ＰＲＯＭ４′を
用いているときは、Ａ９，Ａ１０の比較結果はそれぞれ
無効となり、Ａ１１〜Ａ１９の比較結果のみが有効とな
る。この結果、図１０に示すように、Ｅ２Ｋ＝Ｈのとき
Ｅ2ＰＲＯＭ４のハードフック領域が０．５Ｋバイトで
あるのに対し、Ｅ２Ｋ＝ＬのときＥ2ＰＲＯＭ４′のハ
ードフック領域は２Ｋバイトとなって広くなる。したが
って、修正プログラムを書き込み可能な範囲を広くする
ことができる。
き、すなわち２ＫバイトのＥ2ＰＲＯＭ４を用いている
ときは、フックレジスタ８とＣＰＵアドレスとを比較す
るアドレスラインはＡ９〜Ａ１９となる。一方、Ｅ２Ｋ
＝Ｌのとき、すなわち８ＫバイトのＥ2ＰＲＯＭ４′を
用いているときは、Ａ９，Ａ１０の比較結果はそれぞれ
無効となり、Ａ１１〜Ａ１９の比較結果のみが有効とな
る。この結果、図１０に示すように、Ｅ２Ｋ＝Ｈのとき
Ｅ2ＰＲＯＭ４のハードフック領域が０．５Ｋバイトで
あるのに対し、Ｅ２Ｋ＝ＬのときＥ2ＰＲＯＭ４′のハ
ードフック領域は２Ｋバイトとなって広くなる。したが
って、修正プログラムを書き込み可能な範囲を広くする
ことができる。
【００３５】図１１は、別の実施例のコンピュータシス
テム装置を構成する周辺回路２″を示している。この周
辺回路２″は、ゲートアレイチップからなる周辺回路２
に加えて、ＮＯＲ２９〜３５を有する拡張回路２８を備
えている。ＮＯＲ２９〜３５の一方の入力端子にはそれ
ぞれＣＰＵアドレスＡ９〜Ａ１５が入力される一方、Ｎ
ＯＲ２９〜３５の他方の入力端子にはそれぞれフック信
号ＨＯＯＫが入力されるようになっている。なお、フッ
ク信号ＨＯＯＫは、周辺回路２内で、フック信号ＨＯＯ
Ｋ＃をインバータ４０で反転させることによって作成さ
れている。ＮＯＲ２９〜３５の出力ラインＡ９′〜Ａ１
５′は、Ｅ2ＰＲＯＭのアドレス入力端子に接続され
る。Ｅ2ＰＲＯＭの記憶内容読み出しは、このＡ９′〜
Ａ１５′を用いて行われる。
テム装置を構成する周辺回路２″を示している。この周
辺回路２″は、ゲートアレイチップからなる周辺回路２
に加えて、ＮＯＲ２９〜３５を有する拡張回路２８を備
えている。ＮＯＲ２９〜３５の一方の入力端子にはそれ
ぞれＣＰＵアドレスＡ９〜Ａ１５が入力される一方、Ｎ
ＯＲ２９〜３５の他方の入力端子にはそれぞれフック信
号ＨＯＯＫが入力されるようになっている。なお、フッ
ク信号ＨＯＯＫは、周辺回路２内で、フック信号ＨＯＯ
Ｋ＃をインバータ４０で反転させることによって作成さ
れている。ＮＯＲ２９〜３５の出力ラインＡ９′〜Ａ１
５′は、Ｅ2ＰＲＯＭのアドレス入力端子に接続され
る。Ｅ2ＰＲＯＭの記憶内容読み出しは、このＡ９′〜
Ａ１５′を用いて行われる。
【００３６】このように構成した場合、本来の周辺回路
２の出力端子数を増やすことなく、大記憶容量（例えば
６４Ｋバイト）のＥ2ＰＲＯＭを用いることができる。
２の出力端子数を増やすことなく、大記憶容量（例えば
６４Ｋバイト）のＥ2ＰＲＯＭを用いることができる。
【００３７】
【発明の効果】以上より明らかなように、請求項１に記
載のコンピュータシステム装置では、記憶容量指定手段
が第２の読出専用メモリの記憶容量の規模を表す記憶容
量信号を作成して出力し、また、切換回路が、ＣＰＵア
ドレス、フック信号および記憶容量信号を受けて、上記
フック信号および記憶容量信号の内容に応じて、上記Ｃ
ＰＵアドレスをそのまま出力するか又は上記ＣＰＵアド
レスを所定番地分だけシフトさせたアドレスを出力す
る。したがって、このシフト量を調節して設定しておく
ことによって、第２の読出専用メモリのうち１箇所の領
域をハードフック領域とすることができる。したがっ
て、第２の読出専用メモリのプログラム領域を分断せ
ず、記憶領域全域を有効に使用することができる。
載のコンピュータシステム装置では、記憶容量指定手段
が第２の読出専用メモリの記憶容量の規模を表す記憶容
量信号を作成して出力し、また、切換回路が、ＣＰＵア
ドレス、フック信号および記憶容量信号を受けて、上記
フック信号および記憶容量信号の内容に応じて、上記Ｃ
ＰＵアドレスをそのまま出力するか又は上記ＣＰＵアド
レスを所定番地分だけシフトさせたアドレスを出力す
る。したがって、このシフト量を調節して設定しておく
ことによって、第２の読出専用メモリのうち１箇所の領
域をハードフック領域とすることができる。したがっ
て、第２の読出専用メモリのプログラム領域を分断せ
ず、記憶領域全域を有効に使用することができる。
【００３８】請求項２のコンピュータシステム装置で
は、記憶容量指定手段が第２の読出専用メモリの記憶容
量の規模を表す記憶容量信号を作成して出力する。アド
レス比較回路は、上記記憶容量信号を受けて、この記憶
容量信号の内容に応じて上記フックレジスタの設定値の
うち特定の桁を無効とする。したがって、上記第２の読
出専用メモリの記憶容量の規模に応じてハードフック領
域の広狭を設定することができる。したがって、第１の
読出専用メモリにプログラム誤りがあった場合に、代わ
りに使用する修正プログラムの規模を、第２の読出専用
メモリの記憶容量に応じて設定できる。
は、記憶容量指定手段が第２の読出専用メモリの記憶容
量の規模を表す記憶容量信号を作成して出力する。アド
レス比較回路は、上記記憶容量信号を受けて、この記憶
容量信号の内容に応じて上記フックレジスタの設定値の
うち特定の桁を無効とする。したがって、上記第２の読
出専用メモリの記憶容量の規模に応じてハードフック領
域の広狭を設定することができる。したがって、第１の
読出専用メモリにプログラム誤りがあった場合に、代わ
りに使用する修正プログラムの規模を、第２の読出専用
メモリの記憶容量に応じて設定できる。
【００３９】また、上記記憶容量指定手段は、複数の切
換位置を有するスイッチを含み、上記第２の読出専用メ
モリの記憶容量の規模に応じてユーザーが設定した上記
スイッチの切換位置に基づいて、上記記憶容量信号を作
成するようになっている場合、記憶容量信号を簡単に作
成することができる。
換位置を有するスイッチを含み、上記第２の読出専用メ
モリの記憶容量の規模に応じてユーザーが設定した上記
スイッチの切換位置に基づいて、上記記憶容量信号を作
成するようになっている場合、記憶容量信号を簡単に作
成することができる。
【００４０】また、上記記憶容量指定手段は、リセット
解除後のスタート時に上記第２の読出専用メモリの特定
アドレスの内容を読み出す工程と、周辺回路内に設けら
れた内部レジスタに上記特定アドレスの内容を書き込む
工程とからなる場合、ユーザーのスイッチ操作等を待つ
までもなく、記憶容量信号を自動的に得ることができ
る。
解除後のスタート時に上記第２の読出専用メモリの特定
アドレスの内容を読み出す工程と、周辺回路内に設けら
れた内部レジスタに上記特定アドレスの内容を書き込む
工程とからなる場合、ユーザーのスイッチ操作等を待つ
までもなく、記憶容量信号を自動的に得ることができ
る。
【００４１】請求項３のコンピュータシステム装置で
は、アドレス比較回路が設けられたチップとは別のチッ
プ内に拡張回路が設けられ、この拡張回路は、フック信
号に基づいて、ＣＰＵアドレスをシフトさせた変換アド
レスを作成する。第２の読出専用メモリの読み出しは、
この変換アドレスを用いて行われる。したがって、第２
の読出専用メモリの記憶容量を拡張する場合に、周辺回
路を構成するチップの出力端子数を増加させなくても済
ませられる。
は、アドレス比較回路が設けられたチップとは別のチッ
プ内に拡張回路が設けられ、この拡張回路は、フック信
号に基づいて、ＣＰＵアドレスをシフトさせた変換アド
レスを作成する。第２の読出専用メモリの読み出しは、
この変換アドレスを用いて行われる。したがって、第２
の読出専用メモリの記憶容量を拡張する場合に、周辺回
路を構成するチップの出力端子数を増加させなくても済
ませられる。
【図１】 この発明の一実施例のコンピュータシステム
装置の一部を構成する切換回路を示す図である。
装置の一部を構成する切換回路を示す図である。
【図２】 Ｅ2ＰＲＯＭの記憶容量を拡張する場合のア
ドレス端子の接続の仕方を示す図である。
ドレス端子の接続の仕方を示す図である。
【図３】 Ｅ2ＰＲＯＭのメモリマップを示す図であ
る。
る。
【図４】 アドレスＡ１１９′，Ａ１２１０′を作成す
る論理テーブルを示す図である。
る論理テーブルを示す図である。
【図５】 記憶容量指定手段を例示する図である。
【図６】 図５(b)に示したレジスタに記憶容量信号を
セットするフローを示す図である。
セットするフローを示す図である。
【図７】 Ｅ2ＰＲＯＭの記憶容量をチェックする方法
を説明する図である。
を説明する図である。
【図８】 Ｅ2ＰＲＯＭの記憶容量をチェックする方法
を説明する図である。
を説明する図である。
【図９】 別の実施例のコンピュータシステム装置の一
部を構成するアドレス比較回路を示す図である。
部を構成するアドレス比較回路を示す図である。
【図１０】 図９のコンピュータシステム装置における
Ｅ2ＰＲＯＭのメモリマップを示す図である。
Ｅ2ＰＲＯＭのメモリマップを示す図である。
【図１１】 別の実施例のコンピュータシステム装置の
一部を構成する拡張回路を示す図である。
一部を構成する拡張回路を示す図である。
【図１２】 従来のコンピュータシステムの概略構成を
示す図である。
示す図である。
【図１３】 従来のコンピュータシステムにおけるメモ
リマップを示す図である。
リマップを示す図である。
【図１４】 従来のコンピュータシステムの周辺回路に
含まれるアドレス比較回路を示す図である。
含まれるアドレス比較回路を示す図である。
【図１５】 従来のコンピュータシステムの周辺回路に
含まれるデコード回路を示す図である。
含まれるデコード回路を示す図である。
【図１６】 アドレスＡ９′，Ａ１０′を作成する論理
テーブルを示す図である。
テーブルを示す図である。
【図１７】 従来ののコンピュータシステムの配線接続
の仕方を示す図である。
の仕方を示す図である。
【図１８】 従来のコンピュータシステムにおけるフッ
クレジスタ設定値と実行アドレスとの対応を示す図であ
る。
クレジスタ設定値と実行アドレスとの対応を示す図であ
る。
【図１９】 従来のコンピュータシステムにおいてＥ2
ＰＲＯＭを８Ｋバイトのものに取り替えたときの配線接
続の仕方を示す図である。
ＰＲＯＭを８Ｋバイトのものに取り替えたときの配線接
続の仕方を示す図である。
【図２０】 図１９に示した接続状態でのＥ2ＰＲＯＭ
のメモリマップを示す図である。
のメモリマップを示す図である。
【図２１】 図１２のコンピュータシステムにおいてＥ
2ＰＲＯＭを８Ｋバイトのものに取り替えたときの別の
配線接続の仕方を示す図である。
2ＰＲＯＭを８Ｋバイトのものに取り替えたときの別の
配線接続の仕方を示す図である。
【図２２】 図２１に示した接続状態でのＥ2ＰＲＯＭ
のメモリマップを示す図である。
のメモリマップを示す図である。
１ ＣＰＵ ２，２′，２″ 周辺回路 ３ マスクＲＯＭ ４，４′ Ｅ2ＰＲＯＭ １１ 切換回路 １１′ アドレス比較回路 １９ スイッチ ２０ 内部レジスタ
Claims (3)
- 【請求項１】 制御プログラムを記憶した書き換え不能
な第１の読出専用メモリと、 書き換え可能な第２の読出専用メモリと、 上記第１の読出専用メモリの制御プログラムを参照して
処理を実行する中央演算処理装置と、 特定のアドレスが設定されるフックレジスタを有し、上
記中央演算処理装置が出力するＣＰＵアドレスと上記フ
ックレジスタに設定されたアドレス値との一致不一致に
基づいて、上記第１の読出専用メモリに代えて第２の読
出専用メモリを選択することを表すフック信号を作成す
るアドレス比較回路を備えたコンピュータシステム装置
であって、 上記第２の読出専用メモリの記憶容量の規模を表す記憶
容量信号を作成して出力する記憶容量指定手段と、 上記ＣＰＵアドレス、フック信号および記憶容量信号を
受けて、上記フック信号および記憶容量信号の内容に応
じて上記ＣＰＵアドレスをそのまま出力するか又は上記
ＣＰＵアドレスを所定番地分だけシフトさせたアドレス
を出力する切換回路を備えたことを特徴とするコンピュ
ータシステム装置。 - 【請求項２】 制御プログラムを記憶した書き換え不能
な第１の読出専用メモリと、 書き換え可能な第２の読出専用メモリと、 上記第１の読出専用メモリの制御プログラムを参照して
処理を実行する中央演算処理装置と、 特定のアドレスが設定されるフックレジスタを有し、上
記中央演算処理装置が出力するＣＰＵアドレスと上記フ
ックレジスタに設定されたアドレス値と一致不一致に基
づいて、上記第１の読出専用メモリに代えて第２の読出
専用メモリを選択することを表すフック信号を作成する
アドレス比較回路を備えたコンピュータシステム装置で
あって、 上記第２の読出専用メモリの記憶容量の規模を表す記憶
容量信号を作成して出力する記憶容量指定手段を備え、 上記アドレス比較回路は、上記記憶容量信号を受けて、
この記憶容量信号の内容に応じて上記フックレジスタの
設定値のうち特定の桁を無効とする手段を有することを
特徴とするコンピュータシステム装置。 - 【請求項３】 制御プログラムを記憶した書き換え不能
な第１の読出専用メモリと、 書き換え可能な第２の読出専用メモリと、 上記第１の読出専用メモリの制御プログラムを参照して
処理を実行する中央演算処理装置と、 特定のアドレスが設定されるフックレジスタを有し、上
記中央演算処理装置が出力するＣＰＵアドレスと上記フ
ックレジスタに設定されたアドレス値との一致不一致に
基づいて、上記第１の読出専用メモリに代えて第２の読
出専用メモリを選択することを表すフック信号を作成す
るアドレス比較回路を、周辺回路を構成するチップ内に
備えたコンピュータシステム装置であって、 上記チップとは別のチップ内に、上記フック信号に基づ
いて、上記ＣＰＵアドレスをシフトさせた変換アドレス
を作成する拡張回路を備えたことを特徴とするコンピュ
ータシステム装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9955294A JPH07306807A (ja) | 1994-05-13 | 1994-05-13 | コンピュータシステム装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9955294A JPH07306807A (ja) | 1994-05-13 | 1994-05-13 | コンピュータシステム装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07306807A true JPH07306807A (ja) | 1995-11-21 |
Family
ID=14250340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9955294A Pending JPH07306807A (ja) | 1994-05-13 | 1994-05-13 | コンピュータシステム装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07306807A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112416250A (zh) * | 2020-11-19 | 2021-02-26 | 深圳电器公司 | 基于NVMe的固态硬盘的命令处理方法及相关设备 |
-
1994
- 1994-05-13 JP JP9955294A patent/JPH07306807A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112416250A (zh) * | 2020-11-19 | 2021-02-26 | 深圳电器公司 | 基于NVMe的固态硬盘的命令处理方法及相关设备 |
| CN112416250B (zh) * | 2020-11-19 | 2024-09-20 | 深圳电器公司 | 基于NVMe的固态硬盘的命令处理方法及相关设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6237120B1 (en) | Program patching of a ROM | |
| US5600807A (en) | Programmable controller capable of updating a user program during operation by switching between user program memories | |
| KR970011215B1 (ko) | 마이크로컴퓨터 | |
| US5127096A (en) | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes | |
| JP2000132430A (ja) | 信号処理装置 | |
| JP2003044303A (ja) | コンピュータ装置 | |
| US6738887B2 (en) | Method and system for concurrent updating of a microcontroller's program memory | |
| JPH10240629A (ja) | メモリ内情報更新方法 | |
| JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
| JPH07306807A (ja) | コンピュータシステム装置 | |
| JP2627370B2 (ja) | 開発支援システム | |
| JP3704927B2 (ja) | プログラマブルコントローラ | |
| JPH07191905A (ja) | 情報処理装置 | |
| JP3767646B2 (ja) | 電動機制御定数の設定記憶装置を備えた電動機制御装置 | |
| EP0328422A2 (en) | Microcomputer system | |
| JP3001464B2 (ja) | マイクロプロセッサ装置 | |
| JP2853593B2 (ja) | ダウンロード装置 | |
| JP2002041494A (ja) | シングルチップマイクロコンピュータ | |
| KR19990071031A (ko) | 프로그램 메모리를 업 데이트하기 위한 메모리 스위칭장치 및 제어방법 | |
| JPS601663B2 (ja) | マイクロプログラム制御装置 | |
| JPH0635751A (ja) | 評価用チップ | |
| JPH11212945A (ja) | マイクロコンピュータおよびそのメモリ | |
| JP2003006047A (ja) | １チップマイクロコンピュータ及びそれを用いたｉｃカード | |
| JPH1011316A (ja) | シングルチップマイクロコンピュータおよびそのテスト 方法 | |
| JPH0398119A (ja) | 記憶装置 |