JPH02100719A - データ記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータシステムにおいてデータ記憶用と
して使用されるデータ記憶装置に関し、特にマイクロプ
ログラム方式の順序制御回路によって装置内の制御を行
う方式を採用しているデータ記憶装置に関する。

〔従来の技術〕

従来のデータ記憶装置（装置）の装置内の制御回路は、
アンドゲートやオアゲートやフリップフロツブ等ロジッ
ク回路素子を多用した非常に複雑なハードウェア回路で
構成されていたが、近年、制御情報をメモリ回路内に貯
えておき、その制御情報をクロック信号に同期してレジ
スタ回路の取出し、取出した制御情報と外部信号の状態
とによって次のステップの制御情報を貯えたメモリ回路
のアドレスを決定するいわゆるマイクロプログラム方式
の順序制御回路が使われるようになってきている。

このような方式の順序制御回路は、メモリの容量さえ許
されれば、非常に複雑な制御が可能であるが、一方、そ
の複雑な制御によってデータ記憶装置を実際のコンピュ
ータシステムで使用した場合、当初の装置の評価過程で
は表面化しなかった制御動作の不具合が生じて制御動作
を変更しなければならない事態となる場合が多く発生す
る。このような場合でも、マイクロプログラム方式の順
序制御回路を採用している装置のときは、ハードウェア
回路方式の場合のように回路そのものの改造は必要とせ
ず、制御情報が書込まれている続出し専用メモリ（ＲＯ
Ｍ＞の内容を更新すれば済むという長所を持っている。

しかしながら、ユーザーに大量に出回っている装置に対
して、制御情報の内容を更新した新しいＲＯＭを取替え
ることは非常に困難であり、従って迅速な改良が難しく
、また多額の出費を必要とするという欠点がある。

〔発明が解決しようとする課題〕

本発明が解決しようとする問題点、換言すれば本発明の
目的は、上述のような従来のデータ記憶装置の有する欠
点を除去して、使用先にて設計銀りによる制御動作の不
具合が発生したためユーザにおいて制御動作を変更しな
げればならない場合でも、装置の稼働中には使用されて
いないメモリ内容初期設定回路に設けである制御情報を
蓄えているＲＯＭを書換え可能型とし、上位装置とデー
タ信号および制御信号の授受を行っているインタフェー
ス制御回路が上位装置から制御情報書換え命令を受けた
とき、書換えアドレスと書換えデータと書換えアドレス
切替え信号と書換え指示信号とをメモリ内容初期設定回
路に送ってＲＯＭの内容を書換えることを可能とするこ
とによって、上位装置からメモリ・内容初期設定回路内
の制御情報を迅速に変更することができるようにし、し
かも改造費用を節減することのできるデータ記憶装置を
提供することにある。

〔課題を解決するための手段〕

本発明によるデータ記憶装置は、電源投入信号によって
書換え可能形読出し専用メモリにあらかじめ蓄えられて
いる制御情報を順序制御回路内のメモリ回路に順次に書
込むためのアドレス切替え信号とロードアドレス信号と
ロードデータ信号とを前記順序制御回路に送出するメモ
リ内容初期設定回路と、前記メモリ内容初期設定回路か
ら送出された前記制御情報を前記メモリ内に貯えて前記
制御情報をクロックに同期してレジスタ回路に取り出す
ことによって得られる制御情報とインタフェース制御回
路から入力するインタフェース情報信号の状態によって
前記インタフェース制御回路に対して動作の指示を行う
と共に次のステップの制御情報を貯えた前記メモリ回路
のアドレスを決定するマイクロプログラム方式の前記順
序制御回路と、上位装置のデータ信号および制御信号の
授受を行い前記上位装置から制御情報書換え命令を入力
したときに前記順序制御回路の制御に従って書換えアド
レスと書換えデータと前記書換えアドレス切替え信号と
書換え指示信号とを前記メモリ・内容初期設定回路に送
出して前記書換え可能形読出し専用メモリの内容を書換
えるインクフェース制御回路とを備えている。

〔実施例〕

次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の一実施例を示すブロック図である。

第１図において、メモリ内容初期設定回路１は、電源投
入のときに電源投入信号４がアクティブとなると、内蔵
している書換え可能形読出し専用メモリ（ＲＯＭ）にあ
らかじめ蓄えられている制御情報をロードデータ信号８
としてアドレス切替え信号５およびロードアドレス信号
７および口−ド信号６と共に順次出力する。順序制御回
路２は、入力したアドレス切替え信号５によって、内蔵
しているメモリ回路のアドレスをロードアドレス信号７
によって指定されるアドレスに切替え、ロード信号６に
よってロードデータ信号８を制御情報として順次メモリ
回路に書込んで行く。この書込み動作が完了すると、ア
ドレス切替え信号５がインアクティブとなって通常の使
用状態に戻り、メモリ回路内の制御情報をクロック信号
９に同期して取り出しながらインタフェース制御回路３
から入力したインタフェース情報信号１０の状態によっ
て適宜にインタフェース制御回路３に対して動作指示信
号１１を送出してその動作を指示する。インタフェース
制御回路３は、通常は上位装置とインタフェースデータ
信号１６およびインタフェース制御信号１７によって動
作の指示やデータの授受を行っているが、動作指示の一
種として設けである制御情報書換え命令を受けた場合に
は、順序制御回路２の制御を受けながら書換えアドレス
１２と書換えデータ１３と書換えアドレス切替え信号１
４と書換え指示信号１５とをメモリ内容初期設定回路１
に送ってＲＯＭの内容を書換える。

第２図は第１図の実施例のメモリ内容初期設定回路ｌの
詳細を示す回路図である。

第２図において、メモリロード制御回路２１は、電源投
入時に電源投入信号４が“１′″となると、読出し専用
メモリ（ＲＯＭ）２３にあらかじめ蓄えられている制御
情報を順序制御回路２に送るため、アドレス切替え信号
５をアクティブとするとともに、ロードアドレス信号７
によって制御情報を書込むアドレスを指示し、ロード信
号６によって書込み動作を指示する。このとき、通常書
換えアドレス切替え信号１４がインアクティブとなって
いるため、ＲＯＭアドレス切換回路２２は、ロードアド
レス信号７をＲＯＭアドレス２４として送出しており、
従ってロードアドレス信号７で指定されたアドレスのＲ
ＯＭ２３内の制御情報がロードデータ信号８として送出
される。また、インタフェース制御回路３によってＲＯ
Ｍ２３の内容を書替える場合は、書換えアドレス切替え
信号１４をアクティブにした後、書換えるべきＲＯＭ２
３のアドレスを書換えアドレス１２で指定し、書換える
べき制御情報を書換えデータ１３によって指示し、書換
え指示信号１５によって書込み動作の実行を指示する。

このような書直しを可能とするため、ＲＯＭ２３として
たとえば電気的消去可能形ＲＯＭ等を使用する。

第３図は第１図の実施例の順序制御回路２の詳細を示す
回路図である。

電源投入時には、電源投入信号４が“１パとなるため、
メモリアドレス切換回路３２はロードアドレス信号７を
そのままメモリアドレス信号４４として出力している。

この状態でメモリ内容初期設定回路１からロード信号６
を入力すると、ロードデータ信号８によって指示された
制御情報をロードアドレス信号７で指定されたメモリ回
路３３のアドレス（番地）に書込む。制御情報の書込み
動作が完了すると、アドレス切替え信号５が“Ｏｆｌと
なって通常の使用状態となる。従ってメモリ回路３３に
貯えられた制御情報がメモリ出力信号４５として出力さ
れ、クロック信号９に同期してレジスタ回路３４に取り
込まれ、更に判断条件信号４６として指示判断回路３５
に入力される。指示判断回路３５は、インタフェース情
報信号１ｏの状態によって制御を進めるが、このときの
制御シーケンスは、インタフェース情報信号１ｏの状態
をレジスタ回路３４からの判断条件信号４６の条件によ
って判断し、次のアドレス選択信号４１によって次のア
ドレスを決定して行くことにより進める。すなわち、メ
モリアドレス選択回路３１は、電源投入時にリセットさ
れクロック信号９でインクリメントされるカウンタを有
し、次のアドレス選択信号４１が“Ｏ″のときはそのカ
ウンタの出力を内部メモリアドレス信号４３として出力
するが、次のアドレス選択信号４１が“１“となったと
きはレジスタ回路３４から受けた分岐アドレスビット４
２を内部メモリアドレス信号４３として出力する６さら
に、通常の動作中はアドレス切替え信号５が“０”とな
っており、メモリアドレス切換回路３２は内部メモリア
ドレス信号４３をそのままメモリアドレス信号４４とし
て出力するため、内部メモリアドレス信号４３で指定さ
れた番地に格納しているメモリ回路３３の内容が次の制
御情報として使用される。以上の動作を続けることによ
り、順序制御回路２は、インタフェース情報信号１０が
所望の条件になったことを検出しながら制御を進めて行
く。

このように、電源投入時に順序制御回路２が、メモリ内
容初期設定回路１のＲＯＭ２３の内容をメモリ回路３３
に移し、通常はメモリ回路３３の内容を制御情報として
使用して制御を行っているため、上位装置から制御情報
書換え命令を受けたとき、メモリ内容初期設定回路１内
の制御情報を書き直すことができる。すなわち、メモリ
回路３３内の制御情報を使用しながら、それと同じ内容
が入っているＲＯＭ２３内の制御情報を書き直すことは
、自分で自分自身が記憶している制御情報を書面すこと
であり、−旦電源を落して再度電源を投入すれば、この
書面した制御情報によって制御を行うことができる。

〔発明の効果〕

以上詳細に説明したように、本発明のデータ記憶装置は
、順序制御回路が内蔵しているメモリ回路に記憶した制
御情報によって制御シーケンスを進行させながらメモリ
内容初期設定回路内のＲＯＭ内の制御情報を書き直すこ
とが可能であるため、−旦電源を落して再度電源を投入
するだけで書面した制御情報によって装置の動作の制御
を行うことが可能となり、設計誤り等の原因によってユ
ーザーにおいて制御動作を変更しなければならない場合
でも、物理的な改造を行うことなく容易に装置の動作の
制御を変更ができ、しかも費用も節減できるという効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例のメモリ内容初期設定回路の詳細を示す
回路図、第３図は第１図の実施例の順序制御回路の詳細
を示す回路図である。 １・・・メモリ内容初期設定回路、２・・・順序制御回
路、３・・・インタフェース制御回路、２１・・・メモ
リロード制御回路、２２・・・ＲＯＭアドレス切換回路
、２３・・・ＲＯＭ、３１・・・メモリアドレス選択回
路、３２・・・メモリアドレス切換回路、３３・・・メ
モリ回路、３４・・・レジスタ回路、３５・・・指示判
断回路。

Claims (1)

【特許請求の範囲】
1. 　電源投入信号によつて書換え可能形読出し専用メモリ
   にあらかじめ蓄えられている制御情報を順序制御回路内
   のメモリ回路に順次に書込むためのアドレス切替え信号
   とロードアドレス信号とロードデータ信号とを前記順序
   制御回路に送出するメモリ内容初期設定回路と、前記メ
   モリ内容初期設定回路から送出された前記制御情報を前
   記メモリ内に貯えて前記制御情報をクロックに同期して
   レジスタ回路に取り出すことによって得られる制御情報
   とインタフェース制御回路から入力するインタフェース
   情報信号の状態によって前記インタフェース制御回路に
   対して動作の指示を行うと共に次のステップの制御情報
   を貯えた前記メモリ回路のアドレスを決定するマイクロ
   プログラム方式の前記順序制御回路と、上位装置のデー
   タ信号および制御信号の授受を行い前記上位装置から制
   御情報書換え命令を入力したときに前記順序制御回路の
   制御に従って書換えアドレスと書換えデータと前記書換
   えアドレス切替え信号と書換え指示信号とを前記メモリ
   内容初期設定回路に送出して前記書換え可能形読出し専
   用メモリの内容を書換えるインタフェース制御回路とを
   備えることを特徴とするデータ記憶装置。