EP2887176B1 - Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action - Google Patents

Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action Download PDF

Info

Publication number
EP2887176B1
EP2887176B1 EP13198965.9A EP13198965A EP2887176B1 EP 2887176 B1 EP2887176 B1 EP 2887176B1 EP 13198965 A EP13198965 A EP 13198965A EP 2887176 B1 EP2887176 B1 EP 2887176B1
Authority
EP
European Patent Office
Prior art keywords
current
ptat
nmos transistor
transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
EP13198965.9A
Other languages
German (de)
English (en)
Other versions
EP2887176A1 (fr
Inventor
Arnaud Casagrande
Jean-Luc Arend
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swatch Group Research and Development SA
Original Assignee
Swatch Group Research and Development SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swatch Group Research and Development SA filed Critical Swatch Group Research and Development SA
Priority to EP13198965.9A priority Critical patent/EP2887176B1/fr
Priority to US14/558,839 priority patent/US9442509B2/en
Priority to TW103142196A priority patent/TWI675275B/zh
Priority to JP2014253730A priority patent/JP5918344B2/ja
Priority to CN201410784806.4A priority patent/CN104731148B/zh
Priority to KR1020140184793A priority patent/KR101749794B1/ko
Publication of EP2887176A1 publication Critical patent/EP2887176A1/fr
Priority to HK15112380.6A priority patent/HK1211715A1/xx
Application granted granted Critical
Publication of EP2887176B1 publication Critical patent/EP2887176B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Definitions

  • the invention relates to an electronic circuit provided with a current reference of the self-calibrated PTAT type.
  • the invention also relates to the method for calibrating a current source of the PTAT type of the electronic circuit.
  • a PTAT type current is a current proportional to the absolute temperature.
  • Current sources of the PTAT type are used in electronic circuits for supplying at least one temperature-dependent current. They can also be used in electronic circuits with temperature sensor or in function management circuits in conjunction with a time base.
  • a conventional resistor is used in a current generation branch.
  • the precision of such a resistor can vary by ⁇ 30% with respect to an estimated value according to the manufacturing method, for example of the MOS type. Provision must often be made to calibrate such a resistor at the end of the manufacturing process in order to be able to ensure sufficient precision of a current reference of the PTAT type, which is a drawback.
  • the Master matching circuit is a phase-locked loop (PLL) circuit, which comprises a switched capacitor (SC) resistor in a first branch, and a replica MOS resistor in parallel in a second branch, and in connection with an integrator for supplying a control voltage to the variable resistor and the replica resistor.
  • PLL phase-locked loop
  • SC switched capacitor
  • MOS complementary metal-oxide-semiconductor
  • the object of the invention is therefore to provide an electronic circuit provided with a current reference of the self-calibrated PTAT type in order to improve the current reference precision independently of any variation in the manufacturing process of the electronic circuit and overcoming the aforementioned drawbacks of the state of the art.
  • the invention relates to an electronic circuit provided with a current reference of the self-calibrated PTAT type, which comprises the characteristics mentioned in independent claim 1.
  • An advantage of the electronic circuit resides in the fact that it is possible to digitally adjust a resistor network for the generation of a PTAT current reference, by comparing an output current of a PTAT current generating unit with a reference current.
  • the reference current is generated in a reference current generator based on a switched capacitor equivalent resistance.
  • a calibration of the current reference PTAT of the electronic circuit can be carried out automatically as soon as the electronic circuit is put into operation. Calibration is performed by several successive comparisons of the PTAT output current with the reference current by dichotomy. The comparison can be performed in a comparator. An adaptation of the resistive value of the network of resistors or the value of the output current by paralleling transistors of a current mirror is controlled via a processing unit receiving the information from the comparator.
  • the reference unit which provides the reference current for comparison with the PTAT output current, can be disconnected.
  • Switched capacitor resistor switch timing signals which originate from a time base, are suppressed to reduce power consumption and avoid spectral pollution.
  • this PTAT current can be at least 2 to 3 times more accurate than such a current obtained with a standard built-in state-of-the-art resistor, while taking into account the errors of pairing of the current mirrors and the current comparator.
  • the invention also relates to a method for calibrating a current source of the PTAT type of the electronic circuit, which comprises the characteristics defined in independent claim 7.
  • the electronic circuit 1 comprises a so-called master unit for supplying a calibration reference current I ref , and a so-called slave unit 3 for supplying a current reference PTAT at output I OUT .
  • the master unit 2 is a calibration reference current generator I ref dependent on a switched capacitor resistor 12.
  • the PTAT slave unit 3 is a current generator for supplying a PTAT current reference at output I OUT .
  • the current reference PTAT supplied by the generator PTAT is dependent on a resistor 8, the resistive value of which R can be adjusted digitally as explained below. However, it is also possible to digitally adapt a dimensional ratio of transistors of a current mirror in the generator of the current PTAT for the supply of the adapted current PTAT.
  • a comparison in a comparator 6 is performed between the calibration reference current I ref of the master unit 2 and the output current PTAT I OUT of the slave unit 3.
  • the PTAT output current I OUT is identical to the reference current I ref .
  • the electronic circuit with resistor 8 is integrated into a semiconductor substrate, such as a silicon substrate, the resistive value of resistor 8 at the output of the MOS-type manufacturing process is not precise. Consequently, the output current PTAT I OUT is not identical to the current I ref .
  • the programmable resistor 8 is digitally matched. Programmable resistor 8 can be adapted to become equivalent to switched capacitor resistor 12. Depending on the comparison between the two currents, information at the output of the comparator 6 is supplied to a processing unit 7 so as to control a digital adaptation of the programmable resistor 8.
  • This programmable resistor 8 can be composed of a network of resistors and programmable switches.
  • the resistor network comprises several unit value resistors in series and/or also partly in parallel.
  • switches can be provided by being connected in parallel to each unit resistor or groups of unit resistors, which is well known. The switches are controlled by digital signals or a binary command word coming from the processing unit 7 so as to short-circuit a certain number of unit resistors to adapt the resistive value of the programmable resistor 8.
  • the processing unit 7 therefore provides a binary word to control the switches and adapt the programmable resistor.
  • a command binary word for example on 16 bits, can be provided so as to adjust said programmable resistor 8. This makes it possible to guarantee an accuracy of at least the order of ⁇ 5% with respect to the estimated resistance, whereas without calibration , the error of the programmable resistor can be close to ⁇ 30% as mentioned above. However, account must be taken in the precision of the pairing errors of the current mirrors and of the current comparator 6, which can reduce the precision somewhat.
  • a dichotomy algorithm is preferably used in the processing unit 7. This makes it possible to converge quickly towards a final value of the programmable resistor. This adaptation is performed for a certain number of cycles according to the dichotomy algorithm.
  • the master unit or reference current generator 2 firstly comprises a first current mirror composed of transistors N1, N2 of a first type of conductivity, for example NMOS type transistors.
  • the master unit 2 further comprises a second current mirror composed of transistors P1, P2, P3 of a second type of conductivity, for example PMOS type transistors.
  • the first and second current mirrors are connected in series between two terminals of a supply voltage source V DD .
  • the first current mirror is preferably connected to a first terminal of the voltage source, which is in this case a ground terminal, while the second current mirror is preferably connected to a second terminal of the voltage source, which is the high potential terminal V DD .
  • the first current mirror comprises a first NMOS transistor N1, the source of which is connected to ground, and the drain and the gate are connected together, and a second NMOS transistor N2, the gate of which is connected to the gate of the first transistor NMOS N1 and the source is connected to the switched capacitor resistor 12, as well as a filter capacitor Cf.
  • the switched capacitor resistor 12 and the filter capacitor C f are also connected to the ground terminal in this form of 'execution.
  • the drain and the gate of the first NMOS transistor N1 are connected to the drain of a first PMOS transistor P1 of the second current mirror.
  • the drain of the second NMOS transistor N2 is connected to the gate and to the drain of a second PMOS transistor P2 of the second current mirror.
  • the gate of the first PMOS transistor P1 is connected to the gate of the second PMOS transistor P2.
  • the second current mirror further comprises a third PMOS transistor P3 mounted in parallel with the first and second PMOS transistors P1, P2.
  • the gate of the third PMOS transistor P3 is connected to the gates of the first and second PMOS transistors P1, P2.
  • the sources of the first, second and third PMOS transistors P1, P2, P3 are connected to the high potential terminal V DD of the voltage source.
  • the drain of the third PMOS transistor P3 supplies the reference current I ref of the reference current generator 2.
  • this NMOS transistor N2 is N times larger than the first NMOS transistor N1, which is considered as a unit transistor.
  • the switched capacitor resistor 12 therefore comprises a capacitor C, a first electrode of which is connected to a first switch 4 and to a second switch 5.
  • a second electrode of the capacitor C is connected to the ground terminal.
  • this capacitor C can be a capacitor of the CMOS accumulation type or a capacitor with a thin oxide metal electrode. This makes it possible to have a switched capacitor resistor 12 with an accuracy of the order of ⁇ 5%, whereas a standard integrated resistor 8 is produced with an accuracy of the order of ⁇ 30%.
  • the first switch 4 is arranged between the first electrode of capacitor C and the ground terminal, while the second switch 5 is arranged between the first electrode of capacitor C and the source of the second NMOS transistor N2.
  • the first switch 4 is controlled by a first control signal ⁇ 1, while the second switch 5 is controlled alternately by a second control signal ⁇ 2.
  • the first switch 4 is closed, when the second switch 5 is open, in a first phase, and the first switch 4 is open, when the second switch 5 is closed, in a second phase.
  • Each switch can advantageously be made by means of an MOS transistor, for example an NMOS transistor, which is controlled on its gate by the corresponding control signal.
  • the picture 2 represents in a simplified way the two control signals ⁇ 1 and ⁇ 2, which are preferably not overlapping. These control signals can be obtained via a time base with a quartz oscillator. This quartz oscillator time base can also clock the operations of the processing unit 7.
  • Each control signal comprises one rectangular control pulse per time period T.
  • the rectangular pulse of the first control signal ⁇ 1 is d 'a duration t1, which can be equal to T/4, whereas the rectangular pulse of the second control signal ⁇ 2 has a duration t2, which can also be equal to T/4.
  • a time space of T/4 between the rectangular pulses of the first and second control signals ⁇ 1 and ⁇ 2 can also be considered.
  • the rectangular pulse at state "1" of the first control signal ⁇ 1 controls the closing of the first switch 4, while the rectangular pulse at state "1" of the second control signal ⁇ 2 controls the closing of the second switch 5.
  • the equivalent resistance obtained by controlling the first and second switches 4 and 5 with the first and second control signals ⁇ 1 and ⁇ 2, is equal to T/C.
  • T is the period of each control signal and C defines the capacitance of the capacitor.
  • the resistive value of the equivalent resistance can be changed.
  • This equivalent resistance of the master unit 2 can be established with an accuracy of ⁇ 5% according to the manufacturing method of the electronic circuit integrated in a traditional silicon substrate.
  • This equivalent resistor 12 may be identical to the programmable resistor 8 digitally adapted in the slave unit 3 after the calibration of the PTAT current.
  • the reference current generator 2 and the time base for supplying the control signals ⁇ 1 and ⁇ 2 can be disconnected. Only the calibrated PTAT current generator remains functional with an accuracy of the output current PTAT I OUT guaranteed with an accuracy, which can be at least ⁇ 5% of the expected value.
  • the PTAT slave unit 3 or the PTAT current generator 3 comprises a first current mirror composed of transistors N11, N12 of a first type of conductivity, for example NMOS type transistors .
  • the PTAT slave unit 3 further comprises a second current mirror composed of transistors P11, P12, P13 of a second type of conductivity, for example PMOS type transistors.
  • the first and second current mirrors are connected in series between two terminals of a supply voltage source V DD .
  • the first current mirror is preferably connected to the first terminal of the voltage source, which in this case is the ground terminal, while the second current mirror is preferably connected to the second terminal of the voltage source, which is the high potential terminal V DD .
  • the first current mirror comprises a first NMOS transistor N11, whose source is connected to ground, and the drain and the gate are connected together, and a second NMOS transistor N12, whose gate is connected to the gate of the first transistor NMOS N11 and the source is connected to the programmable resistor 8, which is also connected to the ground terminal.
  • the drain and the gate of the first NMOS transistor N11 are connected to the drain of a first PMOS transistor P11 of the second current mirror.
  • the drain of the second NMOS transistor N12 is connected to the gate and to the drain of a second PMOS transistor P12 of the second current mirror.
  • the gate of the first PMOS transistor P11 is connected to the gate of the second PMOS transistor P12.
  • the second current mirror of the PTAT slave unit 3 further comprises a third PMOS transistor P13 connected in parallel with the first and second PMOS transistors P11, P12.
  • the gate of the third PMOS transistor P13 is connected to the gates of the first and second PMOS transistors P11, P12.
  • the sources of the first, second and third PMOS transistors P11, P12, P13 are connected to the high potential terminal V DD of the voltage source.
  • the drain of the third PMOS transistor P13 supplies the output current PTAT I OUT of the current generator PTAT 3.
  • this NMOS transistor N2 is N′ times larger than the first NMOS transistor N11, which is considered as a single transistor.
  • the third PMOS transistor P13 can also be provided M times larger than the first PMOS transistor P11 and the second PMOS transistor P12 of the second current mirror of the slave unit PTAT 3.
  • M is an integer plus large or equal to 1.
  • the programmable resistor 8, which has been adapted can be equivalent to the switched capacitor resistor 12 of the master unit 2.
  • the electronic circuit 1 can be used instead of the third PMOS transistor P13, a set of unitary transistors combined with digitally controlled switches.
  • the programmable resistor 8 it can be envisaged to have a resistor 8 of defined value, and to digitally adapt a dimensional ratio of PMOS transistors of the second current mirror, which provide the output current PTAT I OUT .
  • An adaptation binary word is supplied at the end of the calibration cycles by the dichotomy algorithm. This binary word for configuring the set of transistors is stored in the processing unit 7.
  • resistors with switched capacitor arranged in parallel and each controlled by two control signals specific to each resistor with switched capacitor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)

Description

  • L'invention concerne un circuit électronique muni d'une référence de courant du type PTAT auto-calibrée.
  • L'invention concerne également le procédé de calibration d'une source de courant du type PTAT du circuit électronique.
  • Un courant de type PTAT est un courant proportionnel à la température absolue. Des sources de courant de type PTAT sont utilisées dans des circuits électroniques pour la fourniture d'au moins un courant dépendant de la température. Elles peuvent servir également dans des circuits électroniques à capteur de température ou dans des circuits de gestion de fonctions en liaison avec une base de temps.
  • Généralement pour la génération d'une référence de courant du type PTAT dans un circuit électronique intégré dans un substrat en silicium, il est utilisé dans une branche de génération de courant une résistance classique. La précision d'une telle résistance peut varier de ±30% par rapport à une valeur estimée selon le procédé de fabrication par exemple de type MOS. Il doit souvent être prévu de calibrer une telle résistance au terme du procédé de fabrication pour pouvoir assurer une précision suffisante d'une référence de courant du type PTAT, ce qui est un inconvénient.
  • Pour calibrer la référence de courant du type PTAT, il peut être utilisé un réseau de résistances et de commutateurs programmables liés aux résistances pour la génération de ce courant. Cela nécessite au terme de tout procédé de fabrication de mesurer la valeur de ce courant et de commander la connexion de plusieurs résistances pour obtenir la référence désirée de ce courant PTAT. Cela complique les opérations d'adaptation de cette référence de courant, ce qui constitue un inconvénient.
  • Il est cité l'article de Talebbeydokhti et AI "Constant transconductance bias circuit with an on-chip resistor", 2006 IEEE International Sympositum on Circuits and systems, pages 2857-2860 du 21 mai 2006. Il est décrit un circuit de polarisation à transconductance constante avec une résistance variable sur le circuit. La résistance est en série avec deux miroirs de courants NMOS et PMOS entre des bornes d'une source de tension d'alimentation. La valeur résistive de la résistance MOS peut être adaptée précisément par un circuit d'adaptation selon le principe Maître-Esclave relié à ladite résistance variable. Le circuit d'adaptation Maître est un circuit à boucle à verrouillage de phase (PLL), qui comprend une résistance à condensateur commuté (SC) dans une première branche, et une résistance réplique MOS en parallèle dans une seconde branche, et en liaison avec un intégrateur pour fournir une tension de commande à la résistance variable et à la résistance réplique. Un tel circuit d'adaptation est de conception relativement compliquée et ne permet pas de facilement adapter un courant d'un circuit électronique par un courant de référence au terme d'un procédé de fabrication, ce qui constitue un inconvénient.
  • Dans les brevets US 7,076,384 B1 , US 6,844,711 B1 et dans la demande de brevet US 2006/0276986 A1 , il est décrit des systèmes de calibration d'un courant ou d'une tension de référence, mais sans mentionner une calibration au moyen d'un circuit d'adaptation de référence au moyen d'une résistance à condensateur commuté.
  • L'invention a donc pour but de fournir un circuit électronique muni d'une référence de courant du type PTAT auto-calibrée pour améliorer la précision de référence de courant indépendamment de toute variation du procédé de fabrication du circuit électronique et palliant les inconvénients susmentionnés de l'état de la technique.
  • A cet effet, l'invention concerne un circuit électronique muni d'une référence de courant du type PTAT auto-calibrée, qui comprend les caractéristiques mentionnées dans la revendication indépendante 1.
  • Des formes d'exécution particulières du circuit électronique sont définies dans les revendications dépendantes 2 à 6.
  • Un avantage du circuit électronique réside dans le fait qu'il est possible d'ajuster numériquement un réseau de résistances pour la génération d'une référence de courant PTAT, en comparant un courant de sortie d'une unité de génération du courant PTAT à un courant de référence. Le courant de référence est généré dans un générateur de courant de référence sur la base d'une résistance équivalente à condensateur commuté.
  • Avantageusement, il est également possible d'adapter numériquement un rapport dimensionnel de transistors d'un miroir de courant de l'unité de génération du courant PTAT par la comparaison entre le courant de sortie PTAT et le courant de référence. Plusieurs transistors sont donc connectables en parallèle dans un miroir de courant de l'unité de génération pour la fourniture du courant PTAT.
  • Avantageusement, une calibration de la référence de courant PTAT du circuit électronique peut être effectuée automatiquement dès la mise en fonction du circuit électronique. La calibration s'effectue par plusieurs comparaisons successives du courant de sortie PTAT avec le courant de référence par dichotomie. La comparaison peut être effectuée dans un comparateur. Une adaptation de la valeur résistive du réseau de résistances ou de la valeur du courant de sortie par la mise en parallèle de transistors d'un miroir de courant est commandée par l'intermédiaire d'une unité de traitement recevant l'information du comparateur.
  • Avantageusement après la calibration de la référence de courant PTAT dans une première phase, l'unité de référence, qui fournit le courant de référence pour la comparaison avec le courant de sortie PTAT, peut être déconnectée. Les signaux de cadencement des commutateurs de la résistance à condensateur commuté, qui proviennent d'une base de temps, sont supprimés pour réduire la consommation et éviter toute pollution spectrale. Avec cette calibration automatique du courant de sortie PTAT, ce courant PTAT peut être au moins de 2 à 3 fois plus précis qu'un tel courant obtenu avec une résistance standard intégrée de l'état de la technique, tout en tenant compte des erreurs d'appariement des miroirs de courant et du comparateur de courants.
  • A cet effet, l'invention concerne également un procédé de calibration d'une source de courant du type PTAT du circuit électronique, qui comprend les caractéristiques définies dans la revendication indépendante 7.
  • Des étapes particulières du procédé sont définies dans les revendications dépendantes 8 à 10.
  • Les buts, avantages et caractéristiques du circuit électronique à référence de courant PTAT auto-calibrée, ainsi que le procédé de calibration d'une source de courant de type PTAT, apparaîtront mieux dans la description suivante sur la base d'au moins une forme d'exécution non limitative et illustrée par les dessins sur lesquels :
    • la figure 1 représente de manière simplifiée les différents composants du circuit électronique à référence de courant PTAT auto-calibrée selon l'invention, et
    • la figure 2 représente un graphique des signaux de cadencement des commutateurs en liaison à au moins un condensateur pour l'unité maître référence du circuit électronique à référence de courant PTAT auto-calibrée selon l'invention.
  • Dans la description suivante, tous les composants électroniques du circuit électronique à référence de courant PTAT, qui sont bien connus d'un homme du métier dans ce domaine technique, ne sont décrits que de manière simplifiée.
  • A la figure 1, une première forme d'exécution du circuit électronique 1 est représentée. Le circuit électronique 1 comprend une unité dite maître pour la fourniture d'un courant de référence Iref de calibration, et une unité dite esclave 3 pour la fourniture d'une référence de courant PTAT en sortie IOUT. L'unité maître 2 est un générateur de courant de référence Iref de calibration dépendant d'une résistance à condensateur commuté 12. L'unité esclave PTAT 3 est un générateur de courant pour la fourniture d'une référence de courant PTAT en sortie IOUT. La référence de courant PTAT fournie par le générateur PTAT est dépendante d'une résistance 8, dont la valeur résistive R peut être ajustée numériquement comme expliqué ci-après. Toutefois, il est aussi possible d'adapter numériquement un rapport dimensionnel de transistors d'un miroir de courant dans le générateur du courant PTAT pour la fourniture du courant adapté PTAT.
  • Pour adapter le courant de sortie PTAT IOUT, une comparaison dans un comparateur 6 est effectuée entre le courant de référence Iref de calibration de l'unité maître 2 et le courant de sortie PTAT IOUT de l'unité esclave 3. Dans un cas idéal ou après calibration, le courant de sortie PTAT IOUT est identique au courant de référence Iref. Cependant comme le circuit électronique avec la résistance 8 est intégré dans un substrat semiconducteur, tel qu'un substrat en silicium, la valeur résistive de la résistance 8 à la sortie du procédé de fabrication de type MOS n'est pas précise. De ce fait, le courant de sortie PTAT IOUT n'est pas identique au courant Iref. Dans ces conditions, la résistance programmable 8 est adaptée numériquement. La résistance programmable 8 peut être adaptée pour devenir équivalente à la résistance à condensateur commuté 12. En fonction de la comparaison entre les deux courants, une information en sortie du comparateur 6 est fournie à une unité de traitement 7 de manière à commander une adaptation numérique de la résistance programmable 8.
  • Cette résistance programmable 8 peut être composée d'un réseau de résistances et de commutateurs programmables. Le réseau de résistances comprend plusieurs résistances de valeur unitaire en série et/ou également en partie en parallèle. Dans le cas de résistances unitaires en série, des commutateurs peuvent être prévus en étant connectés en parallèle de chaque résistance unitaire ou de groupes de résistances unitaires, ce qui est bien connu. Les commutateurs sont commandés par des signaux numériques ou un mot binaire de commande provenant de l'unité de traitement 7 de manière à court-circuiter un certain nombre de résistances unitaires pour adapter la valeur résistive de la résistance programmable 8.
  • L'unité de traitement 7 fournit donc un mot binaire pour commander les commutateurs et adapter la résistance programmable. Il peut être prévu un mot binaire de commande par exemple sur 16 bits de manière à ajuster ladite résistance programmable 8. Ceci permet de garantir une précision au moins de l'ordre de ±5% par rapport à la résistance estimée, alors que sans calibration, l'erreur de la résistance programmable peut être voisine de ±30% comme susmentionné. Cependant il doit être tenu compte dans la précision des erreurs d'appariement des miroirs de courant et du comparateur de courants 6, ce qui peut réduire quelque peu la précision.
  • Pour adapter la résistance programmable 8, il est de préférence utilisé un algorithme de dichotomie dans l'unité de traitement 7. Cela permet de converger rapidement vers une valeur finale de la résistance programmable. Cette adaptation est effectuée pendant un certain nombre de cycles selon l'algorithme de dichotomie. Une fois que le courant de sortie PTAT IOUT devient identique au courant de référence Iref, une mémorisation du mot binaire de programmation de la résistance programmable est effectuée notamment dans une mémoire dans l'unité de traitement 7.
  • L'unité maître ou générateur de courant de référence 2 comprend tout d'abord un premier miroir de courant composé de transistors N1, N2 d'un premier type de conductivité, par exemple de transistors de type NMOS. L'unité maître 2 comprend encore un second miroir de courant composé de transistors P1, P2, P3 d'un second type de conductivité, par exemple de transistors de type PMOS. Les premier et second miroirs de courant sont montés en série entre deux bornes d'une source de tension d'alimentation VDD. Le premier miroir de courant est de préférence relié à une première borne de la source de tension, qui est dans ce cas une borne de masse, alors que le second miroir de courant est de préférence relié à une seconde borne de la source de tension, qui est la borne de potentiel haut VDD.
  • Selon la première forme d'exécution de la figure 1, le premier miroir de courant comprend un premier transistor NMOS N1, dont la source est reliée à la masse, et le drain et la grille sont reliés ensemble, et un second transistor NMOS N2, dont la grille est reliée à la grille du premier transistor NMOS N1 et la source est reliée à la résistance à condensateur commuté 12, ainsi qu'à un condensateur de filtrage Cf. La résistance à condensateur commuté 12 et le condensateur de filtrage Cf sont également connectés à la borne de masse dans cette forme d'exécution.
  • Le drain et la grille du premier transistor NMOS N1 sont reliés au drain d'un premier transistor PMOS P1 du second miroir de courant. Le drain du second transistor NMOS N2 est relié à la grille et au drain d'un second transistor PMOS P2 du second miroir de courant. La grille du premier transistor PMOS P1 est reliée à la grille du second transistor PMOS P2. Le second miroir de courant comprend encore un troisième transistor PMOS P3 monté en parallèle des premier et second transistors PMOS P1, P2. La grille du troisième transistor PMOS P3 est reliée aux grilles des premier et second transistors PMOS P1, P2. Les sources des premier, second et troisième transistors PMOS P1, P2, P3 sont connectées à la borne de potentiel haut VDD de la source de tension. Le drain du troisième transistor PMOS P3 fournit le courant de référence Iref du générateur de courant de référence 2.
  • Comme une résistance à condensateur commuté 12 est reliée à la source du second transistor NMOS N2, ce transistor NMOS N2 est N fois plus grand que le premier transistor NMOS N1, qui est considéré comme un transistor unitaire. Cela signifie que le second transistor NMOS N2 est composé de N premiers transistors NMOS N1, où N est un nombre entier plus grand ou égal à 2. Il peut par exemple être choisi N = 6 de manière à avoir un second transistor N2 6 fois plus grand que le premier transistor N1 ou au moins avoir une largeur de canal MOS 6 fois plus grande que la largeur de canal MOS du premier transistor N1.
  • La résistance à condensateur commuté 12 comprend donc un condensateur C, dont une première électrode est reliée à un premier commutateur 4 et à un second commutateur 5. Une seconde électrode du condensateur C est reliée à la borne de masse. Dans la technologie CMOS du procédé de fabrication du circuit électronique, ce condensateur C peut être un condensateur du type CMOS à accumulation ou un condensateur à électrode métallique à oxyde mince. Cela permet d'avoir une résistance à condensateur commuté 12 avec une précision de l'ordre de ±5%, alors qu'une résistance standard intégrée 8 est réalisée avec une précision de l'ordre de ±30%.
  • Le premier commutateur 4 est disposé entre la première électrode du condensateur C et la borne de masse, alors que le second commutateur 5 est disposé entre la première électrode du condensateur C et la source du second transistor NMOS N2. Le premier commutateur 4 est commandé par un premier signal de commande Φ1, alors que le second commutateur 5 est commandé alternativement par un second signal de commande Φ2. Le premier commutateur 4 est fermé, quand le second commutateur 5 est ouvert, dans une première phase, et le premier commutateur 4 est ouvert, quand le second commutateur 5 est fermé, dans une seconde phase. Chaque commutateur peut avantageusement être réalisé au moyen d'un transistor MOS, par exemple un transistor NMOS, qui est commandé sur sa grille par le signal de commande correspondant.
  • La figure 2 représente de manière simplifiée les deux signaux de commande Φ1 et Φ2, qui sont de préférence non recouvrant. Ces signaux de commande peuvent être obtenus par l'intermédiaire d'une base de temps avec un oscillateur à quartz. Cette base de temps de l'oscillateur à quartz peut également cadencer les opérations de l'unité de traitement 7. Chaque signal de commande comprend une impulsion rectangulaire de commande par période temporelle T. L'impulsion rectangulaire du premier signal de commande Φ1 est d'une durée t1, qui peut être égale à T/4, alors que l'impulsion rectangulaire du second signal de commande Φ2 est d'une durée t2, qui peut être aussi égale à T/4. Un espace temporel de T/4 entre les impulsions rectangulaires des premier et second signaux de commande Φ1 et Φ2 peut aussi être envisagé. L'impulsion rectangulaire à l'état "1" du premier signal de commande Φ1 commande la fermeture du premier commutateur 4, alors que l'impulsion rectangulaire à l'état "1" du second signal de commande Φ2 commande la fermeture du second commutateur 5.
  • La résistance équivalente, obtenue par la commande des premier et second commutateurs 4 et 5 avec les premier et second signaux de commande Φ1 et Φ2, est égale à T/C. T est la période de chaque signal de commande et C définit la capacité du condensateur. En modifiant la période T, la valeur résistive de la résistance équivalente peut être modifiée. Cette résistance équivalente de l'unité maître 2 peut être établie avec une précision de ±5% selon le procédé de fabrication du circuit électronique intégré dans un substrat en silicium traditionnel. Cette résistance équivalente 12 peut être identique à la résistance programmable 8 adaptée numériquement dans l'unité esclave 3 après la calibration du courant PTAT.
  • A la suite de la calibration du courant de sortie PTAT IOUT, le générateur du courant de référence 2 et la base de temps pour la fourniture des signaux de commande Φ1 et Φ2 peuvent être déconnectés. Uniquement le générateur du courant PTAT calibré reste fonctionnel avec une précision du courant de sortie PTAT IOUT garanti avec une précision, qui peut être d'au moins ±5% de la valeur attendue.
  • De manière similaire à l'unité maître 2, l'unité esclave PTAT 3 ou le générateur de courant PTAT 3 comprend un premier miroir de courant composé de transistors N11, N12 d'un premier type de conductivité, par exemple de transistors de type NMOS. L'unité esclave PTAT 3 comprend encore un second miroir de courant composé de transistors P11, P12, P13 d'un second type de conductivité, par exemple de transistors de type PMOS. Les premier et second miroirs de courant sont montés en série entre deux bornes d'une source de tension d'alimentation VDD. Le premier miroir de courant est de préférence relié à la première borne de la source de tension, qui est dans ce cas la borne de masse, alors que le second miroir de courant est de préférence relié à la seconde borne de la source de tension, qui est la borne de potentiel haut VDD.
  • Comme montré à la figure 1, le premier miroir de courant comprend un premier transistor NMOS N11, dont la source est reliée à la masse, et le drain et la grille sont reliés ensemble, et un second transistor NMOS N12, dont la grille est reliée à la grille du premier transistor NMOS N11 et la source est reliée à la résistance programmable 8, qui est également reliée à la borne de masse.
  • Le drain et la grille, du premier transistor NMOS N11 sont reliés au drain d'un premier transistor PMOS P11 du second miroir de courant. Le drain du second transistor NMOS N12 est relié à la grille et au drain d'un second transistor PMOS P12 du second miroir de courant. La grille du premier transistor PMOS P11 est reliée à la grille du second transistor PMOS P12. Le second miroir de courant de l'unité esclave PTAT 3 comprend encore un troisième transistor PMOS P13 monté en parallèle des premier et second transistors PMOS P11, P12. La grille du troisième transistor PMOS P13 est reliée aux grilles des premier et second transistors PMOS P11, P12. Les sources des premier, second et troisième transistors PMOS P11, P12, P13 sont connectées à la borne de potentiel haut VDD de la source de tension. Le drain du troisième transistor PMOS P13 fournit le courant de sortie PTAT IOUT du générateur de courant PTAT 3.
  • Comme la résistance programmable 8 est reliée à la source du second transistor NMOS N12, ce transistor NMOS N2 est N' fois plus grand que le premier transistor NMOS N11, qui est considéré comme un transistor unitaire. Cela signifie que le second transistor NMOS N12 est composé de N' premiers transistors NMOS N11, où N' est un nombre entier plus grand ou égal à 2. Il peut par exemple être choisi N' = 6 comme pour le second transistor N2 de l'unité maître 2. Cela permet d'avoir un second transistor N12 6 fois plus grand que le premier transistor N11 ou au moins avoir une largeur de canal MOS 6 fois plus grande que la largeur de canal MOS du premier transistor N11. Cependant le nombre N' peut être différent du nombre N.
  • Il est encore à noter que le troisième transistor PMOS P13 peut également être prévu M fois plus grand que le premier transistor PMOS P11 et le second transistor PMOS P12 du second miroir de courant de l'unité esclave PTAT 3. M est un nombre entier plus grand ou égal à 1. Dans le cas où M est égal à 1, la résistance programmable 8, qui a été adaptée, peut être équivalente à la résistance à condensateur commuté 12 de l'unité maître 2.
  • Selon une variante d'exécution du circuit électronique 1 non illustrée, il peut être utilisé à la place du troisième transistor PMOS P13, un ensemble de transistors unitaires combinés avec des commutateurs contrôlés numériquement. En lieu et place d'adapter numériquement la résistance programmable 8, il peut être envisagé d'avoir une résistance 8 de valeur définie, et d'adapter numériquement un rapport dimensionnel de transistors PMOS du second miroir de courant, qui fournissent le courant de sortie PTAT IOUT. Un mot binaire d'adaptation est fourni au terme des cycles de calibration par l'algorithme de dichotomie. Ce mot binaire pour configurer l'ensemble de transistors est mémorisé dans l'unité de traitement 7.
  • Il peut aussi être envisagé d'avoir plusieurs résistances à condensateur commuté disposés en parallèle et commandées chacune par deux signaux de commande propres à chaque résistance à condensateur commuté.
  • A partir de la description qui vient d'être faite, plusieurs variantes de réalisation du circuit électronique à référence de courant PTAT peuvent être conçues par l'homme du métier sans sortir du cadre de l'invention définie par les revendications.

Claims (10)

  1. Circuit électronique (1) à référence de courant du type PTAT auto-calibrée, le circuit électronique (1) comprenant une unité dite maître (2) qui est un générateur de courant de référence (2) et une unité dite esclave (3), qui est un générateur de courant PTAT (3) dépendant d'au moins une résistance intégrée (8), pour la fourniture d'un courant de sortie PTAT (IOUT), le générateur de courant PTAT (3) comprenant un premier miroir de courant composé de transistors de type NMOS (N11, N12) et un second miroir de courant composé de transistors de type PMOS (P11, P12, P13), les premier et second miroirs de courant de l'unité esclave (3) étant montés en série entre deux bornes d'une source de tension d'alimentation (VDD), le premier miroir de courant comprend un premier transistor NMOS (N11) et un second transistor NMOS (N12), en ce que le premier transistor NMOS (N11) comprend une source reliée à une borne de masse, et une grille reliée à un drain, en ce que le second transistor NMOS (N12) comprend une source reliée à la résistance (8), qui est reliée à la borne de masse, une grille reliée à la grille du premier transistor NMOS (N11), en ce que le second miroir de courant comprend un premier transistor PMOS (P11), un second transistor PMOS (P12) et un troisième transistor PMOS (P13), les trois transistors PMOS ayant chacun une source reliée à une borne de potentiel haut de la source de tension (VDD) et des grilles reliées les unes aux autres, en ce que le premier transistor PMOS (P11) comprend un drain relié à la grille et au drain du premier transistor NMOS (N11), en ce que le second transistor PMOS (P12) comprend un drain relié à sa grille et à un drain du second transistor NMOS (N12), et en ce que le troisième transistor PMOS (P13) comprend un drain pour fournir le courant de sortie PTAT (IOUT).
    caractérisé en ce que le générateur de courant de référence (2) dépend d'au moins une résistance à condensateur commuté (12), pour la fourniture d'un courant de référence (Iref),
    en ce que le générateur de courant de référence (2) comprend un premier miroir de courant composé de transistors de type NMOS (N1, N2), et un second miroir de courant composé de transistors de type PMOS (P1, P2, P3), les premier et second miroirs de courant de l'unité maître (2) étant montés en série entre deux bornes d'une source de tension d'alimentation (VDD), en ce que le premier miroir de courant comprend un premier transistor NMOS (N1) et un second transistor NMOS (N2), en ce que le premier transistor NMOS (N1) comprend une source reliée à une borne de masse, et une grille reliée à un drain, en ce que le second transistor NMOS (N2) comprend une source reliée à la résistance à condensateur commuté (12), qui est reliée à la borne de masse, une grille reliée à la grille du premier transistor NMOS (N1), en ce que le second miroir de courant comprend un premier transistor PMOS (P1), un second transistor PMOS (P2) et un troisième transistor PMOS (P3), les trois transistors PMOS ayant chacun une source reliée à une borne de potentiel haut de la source de tension (VDD) et des grilles reliées les unes aux autres, en ce que en ce que le premier transistor PMOS (P1) comprend un drain relié à la grille et au drain du premier transistor NMOS (N1), en ce que le second transistor PMOS (P2) comprend un drain relié à sa grille et à un drain du second transistor NMOS (N2), et en ce que le troisième transistor PMOS (P3) comprend un drain pour fournir le courant de référence (Iref),
    en ce que le courant de référence (Iref) fourni par le troisième transistor PMOS (P3) de l'unité maître (2) et le courant de sortie PTAT (IOUT) fourni par le troisième transistor (P13) de l'unité esclave (3) sont comparés dans un comparateur (6) de manière à adapter numériquement la résistance intégrée (8), qui est programmable, ou à adapter numériquement un rapport dimensionnel de transistors PMOS (P11, P12, P13) d'un miroir de courant dans le générateur du courant PTAT, pour la fourniture du courant de sortie PTAT (IOUT) adapté, et ce que le comparateur (6) est relié à une unité de traitement (7) pour recevoir une information en sortie du comparateur (6), fonction de la comparaison entre le courant de référence (Iref) et le courant de sortie PTAT (IOUT) pour commander une adaptation numérique de la résistance programmable (8) ou du rapport dimensionnel de transistors (P11, P12, P13).
  2. Circuit électronique (1) selon la revenication 1, caractérisé en ce que l'unité de traitement (7) est destinée à mettre en fonction un algorithme de dichotomie pour l'adaptation cyclique de la résistance programmable (8) ou du rapport dimensionnel de transistors (P11, P12, P13), et en ce que l'unité de traitement comprend une mémoire pour mémoriser un mot binaire final d'adaptation numérique de la résistance programmable (8) ou du rapport dimensionnel de transistors (P11, P12, P13).
  3. Circuit électronique (1) selon la revendication 1, caractérisé en ce que le second transistor NMOS (N2) est N fois plus grand que le premier transistor NMOS (N1), où N est un nombre entier plus grand ou égal à 2, de préférence égal à 6.
  4. Circuit électronique (1) selon la revendication 1, caractérisé en ce que la résistance à condensateur commuté (12) comprend un condensateur (C), un premier commutateur (4) relié en parallèle au condensateur, et un second commutateur (5) relié entre une électrode du condensateur et la source du second transistor (N2) du premier miroir de courant du générateur de courant de référence, en ce que le premier commutateur (4) est commandé par un premier signal de commande (Φ1), et en ce que le second commutateur (5) est commandé par un second signal de commande (Φ2), les premier et second signaux de commande étant générés par l'intermédiaire d'une base de temps et agencés de telle manière que le premier commutateur est ouvert quand le second commutateur est fermé, et inversement.
  5. Circuit électronique (1) selon la revendication 1, caractérisé en ce que le second transistor NMOS (N12) est N' fois plus grand que le premier transistor NMOS (N1), où N' est un nombre entier plus grand ou égal à 2, de préférence égal à 6.
  6. Circuit électronique (1) selon la revendication 1, caractérisé en ce que le troisième transistor PMOS (P13) est composé d'un ensemble de transistors unitaires, qui sont combinés avec des commutateurs contrôlés numériquement pour adapter le courant de sortie PTAT (IOUT).
  7. Procédé de calibration d'une source de courant du type PTAT du circuit électronique (1) selon l'une des revendications précédentes, caractérisé en ce qu'il comprend les étapes de :
    - fournir un courant de sortie PTAT (IOUT) du générateur de courant PTAT (3) par le troisième transistor PMOS (P13) du générateur de courant PTAT,
    - fournir un courant de référence (Iref) du générateur de courant de référence (2) par le troisième transistor PMOS (P3) du générateur de courant de référence,
    - comparer le courant de sortie PTAT (IOUT) et le courant de référence (Iref), et
    - adapter numériquement la résistance intégrée programmable (8), ou un rapport dimensionnel de transistors PMOS (P11, P12, P13) d'un miroir de courant dans le générateur du courant PTAT.
  8. Procédé selon la revendication 7, caractérisé en ce que l'adaptation numérique est effectuée pendant un certain nombre de cycles selon un algorithme de dichotomie dans une unité de traitement (7).
  9. Procédé selon la revendication 8, caractérisé en ce qu'une mémorisation d'un mot numérique fourni par l'unité de traitement (7) est effectuée dans une mémoire de l'unité de traitement au terme des cycles d'adaptation du courant de sortie PTAT (IOUT).
  10. Procédé selon l'une des revendications 8 et 9, caractérisé en ce qu'au terme des cycles d'adaptation du courant de sortie PTAT (IOUT), le générateur de courant de référence (2) est déconnecté, ainsi que la fourniture de signaux de commande de la résistance à condensateur commuté (12).
EP13198965.9A 2013-12-20 2013-12-20 Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action Active EP2887176B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
EP13198965.9A EP2887176B1 (fr) 2013-12-20 2013-12-20 Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action
US14/558,839 US9442509B2 (en) 2013-12-20 2014-12-03 Electronic circuit with self-calibrated PTAT current reference and method for actuating the same
TW103142196A TWI675275B (zh) 2013-12-20 2014-12-04 具有自校準ｐｔａｔ電流參考的電子電路及對其致動的方法
JP2014253730A JP5918344B2 (ja) 2013-12-20 2014-12-16 自己較正されるｐｔａｔ電流基準を備えた電子回路及びこれを作動させる方法
CN201410784806.4A CN104731148B (zh) 2013-12-20 2014-12-17 具有ptat电流基准的电子电路及致动该电路的方法
KR1020140184793A KR101749794B1 (ko) 2013-12-20 2014-12-19 자기-교정된 ptat 전류 기준을 갖는 전자 회로 및 그것을 구동하는 방법
HK15112380.6A HK1211715A1 (en) 2013-12-20 2015-12-16 Electronic circuit with self-calibrated ptat current reference and method for actuating the same ptat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP13198965.9A EP2887176B1 (fr) 2013-12-20 2013-12-20 Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action

Publications (2)

Publication Number Publication Date
EP2887176A1 EP2887176A1 (fr) 2015-06-24
EP2887176B1 true EP2887176B1 (fr) 2022-09-14

Family

ID=50189474

Family Applications (1)

Application Number Title Priority Date Filing Date
EP13198965.9A Active EP2887176B1 (fr) 2013-12-20 2013-12-20 Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action

Country Status (7)

Country Link
US (1) US9442509B2 (fr)
EP (1) EP2887176B1 (fr)
JP (1) JP5918344B2 (fr)
KR (1) KR101749794B1 (fr)
CN (1) CN104731148B (fr)
HK (1) HK1211715A1 (fr)
TW (1) TWI675275B (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078016B2 (en) 2016-02-10 2018-09-18 Nxp Usa, Inc. On-die temperature sensor for integrated circuit
CN106055009A (zh) * 2016-06-17 2016-10-26 中国科学院微电子研究所 一种高精度带隙基准电路
CN108566173A (zh) * 2018-06-11 2018-09-21 杨俊杰 一种采用cmos工艺芯片内部的rc时间常数校正电路
CN109341890B (zh) * 2018-10-22 2021-05-14 安徽鸿创新能源动力有限公司 一种基于ntc温度传感器的bms温度采集系统及测量方法
US10747254B1 (en) * 2019-09-03 2020-08-18 Globalfoundries Inc. Circuit structure for adjusting PTAT current to compensate for process variations in device transistor
CN113253787A (zh) * 2021-06-17 2021-08-13 苏州裕太微电子有限公司 一种芯片内电阻校正电路
US11962311B2 (en) 2021-10-20 2024-04-16 Samsung Electronics Co., Ltd. Sub-sampling phase locked loop with compensated loop bandwidth and integrated circuit including the same
CN116795165B (zh) * 2023-07-25 2024-04-05 南京米乐为微电子科技股份有限公司 一种ptat电流源的输出调节电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100289462A1 (en) * 2009-05-12 2010-11-18 Chia-Hsin Wu Calibration apparatus and calibration method thereof
JP2011124854A (ja) * 2009-12-11 2011-06-23 Fujitsu Ltd バイアス回路及びそれを有する増幅回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1155412A1 (fr) * 1999-02-22 2001-11-21 Rose Research, L.L.C. Circuit comparateur auto-regenerateur a auto-calibrage et procede de comparaison
US6987966B1 (en) * 1999-10-21 2006-01-17 Broadcom Corporation Adaptive radio transceiver with polyphase calibration
TW476418U (en) * 1999-11-26 2002-02-11 Ind Tech Res Inst Peak value collection and its calibration circuit
US6622927B2 (en) * 2001-05-08 2003-09-23 Ion E. Opris Low voltage thermostat circuit
US6844711B1 (en) 2003-04-15 2005-01-18 Marvell International Ltd. Low power and high accuracy band gap voltage circuit
US6954059B1 (en) * 2003-04-16 2005-10-11 National Semiconductor Corporation Method and apparatus for output voltage temperature dependence adjustment of a low voltage band gap circuit
JP2005128939A (ja) * 2003-10-27 2005-05-19 Fujitsu Ltd 半導体集積回路
US7656243B2 (en) * 2004-03-22 2010-02-02 Mobius Microsystems, Inc. Monolithic clock generator and timing/frequency reference
US20090146751A1 (en) * 2007-12-05 2009-06-11 Mobius Microsystems, Inc. Clock, Frequency Reference, and Other Reference Signal Generator
US7076384B1 (en) * 2004-09-29 2006-07-11 Xilinx, Inc. Method and apparatus for calibrating a current-based circuit
US20060226892A1 (en) 2005-04-12 2006-10-12 Stmicroelectronics S.A. Circuit for generating a reference current
US7433790B2 (en) * 2005-06-06 2008-10-07 Standard Microsystems Corporation Automatic reference voltage trimming technique
CN1937045B (zh) * 2005-09-23 2010-10-06 马维尔国际贸易有限公司 用于光学驱动器的自动写策略校准系统
US8237492B2 (en) * 2006-12-06 2012-08-07 Broadcom Corporation Method and system for a process sensor to compensate SOC parameters in the presence of IC process manufacturing variations
US8022744B2 (en) * 2008-10-03 2011-09-20 Cambridge Semiconductor Limited Signal generator
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
JP5674401B2 (ja) 2010-09-24 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2013142944A (ja) * 2012-01-07 2013-07-22 Toshiba Corp 定電流回路
JP2013214915A (ja) * 2012-04-04 2013-10-17 Renesas Electronics Corp 発振装置、半導体装置、及び発振装置の動作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100289462A1 (en) * 2009-05-12 2010-11-18 Chia-Hsin Wu Calibration apparatus and calibration method thereof
JP2011124854A (ja) * 2009-12-11 2011-06-23 Fujitsu Ltd バイアス回路及びそれを有する増幅回路

Also Published As

Publication number Publication date
HK1211715A1 (en) 2016-05-27
JP5918344B2 (ja) 2016-05-18
EP2887176A1 (fr) 2015-06-24
KR20150073122A (ko) 2015-06-30
US9442509B2 (en) 2016-09-13
KR101749794B1 (ko) 2017-06-21
CN104731148A (zh) 2015-06-24
TW201541219A (zh) 2015-11-01
CN104731148B (zh) 2016-08-31
US20150177772A1 (en) 2015-06-25
TWI675275B (zh) 2019-10-21
JP2015122494A (ja) 2015-07-02

Similar Documents

Publication Publication Date Title
EP2887176B1 (fr) Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action
EP0407269B1 (fr) Circuit intégré avec oscillateur réglable à fréquence indépendante de la tension d'alimentation
EP2966454A1 (fr) Procédé de mesure d'un paramètre physique, et circuit électronique pour sa mise en oeuvre
CH642451A5 (fr) Dispositif detecteur de temperature.
FR2689339A1 (fr) Procédé et dispositif de réglage de retard à plusieurs gammes.
FR2887650A1 (fr) Circuit fournissant une tension de reference
EP2015038A1 (fr) Capteur électronique à régulation thermique intégrée
FR2916288A1 (fr) Dispositif d'alimentation d'un circuit electronique et circuit electronique
WO2015118145A1 (fr) Procédé de caractérisation du fonctionnement d'un circuit électronique numérique et circuit électronique numérique
EP0631388A1 (fr) Circuit de génération d'une impulsion de sortie stabilisée en durée
EP0723160B1 (fr) Circuit de détection de tension compensé en technologie et en température
FR2991501A1 (fr) Circuit integre comportant au moins un port digital de sortie d'impedance reglable, et procede de reglage correspondant
FR3072841A1 (fr) Circuit electronique avec dispositif de surveillance de l'alimentation utilisant un seuil de declenchement choisi dans une plage de tensions autour d'une tension de bande interdite
EP1712973A2 (fr) Circuit de génération d'un courant de référence
EP4038476B1 (fr) Dispositif de generation d'une tension d'alimentation / polarisation et d'un signal d'horloge pour un circuit numerique synchrone
FR2737626A1 (fr) Dispositif et procede pour regler la frequence d'accord d'un demodulateur pll
EP3667915A1 (fr) Circuit retardateur
FR2860663A1 (fr) Dispositif de retard numerique, oscillateur numerique generateur de signal d'horloge, et interface memoire
FR2936118A1 (fr) Compteur analogique et imageur incorporant un tel compteur.
FR2879373A1 (fr) Autoajustement de cellules rc dans un circuit
FR2889002A1 (fr) Dispositif de generation d'une frequence de reference et circuit electronique correspondant
EP3667914B1 (fr) Calibration d'un circuit retardateur
FR3106026A1 (fr) Circuit intégré comprenant au moins un oscillateur en anneau et procédé de contrôle du fonctionnement d’un tel oscillateur
EP0849659B1 (fr) Dispositif numérique d'initialisation d'un circuit intégré
FR3146993A1 (fr) Capteur de température

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20131220

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

R17P Request for examination filed (corrected)

Effective date: 20160104

RBV Designated contracting states (corrected)

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

17Q First examination report despatched

Effective date: 20201105

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20220628

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602013082504

Country of ref document: DE

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1519101

Country of ref document: AT

Kind code of ref document: T

Effective date: 20221015

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG9D

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20220914

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221214

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

REG Reference to a national code

Ref country code: AT

Ref legal event code: MK05

Ref document number: 1519101

Country of ref document: AT

Kind code of ref document: T

Effective date: 20220914

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20221215

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20230116

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20230114

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602013082504

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230615

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

26N No opposition filed

Effective date: 20230615

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20221220

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20221231

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20221220

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20221220

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20221220

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20221231

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20231122

Year of fee payment: 11

Ref country code: DE

Payment date: 20231121

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20131220

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20240101

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20220914