TWI675275B - 具有自校準ｐｔａｔ電流參考的電子電路及對其致動的方法 - Google Patents

具有自校準ｐｔａｔ電流參考的電子電路及對其致動的方法 Download PDF

Info

Publication number
TWI675275B
TWI675275B TW103142196A TW103142196A TWI675275B TW I675275 B TWI675275 B TW I675275B TW 103142196 A TW103142196 A TW 103142196A TW 103142196 A TW103142196 A TW 103142196A TW I675275 B TWI675275 B TW I675275B
Authority
TW
Taiwan
Prior art keywords
current
transistor
ptat
electronic circuit
resistor
Prior art date
Application number
TW103142196A
Other languages
English (en)
Other versions
TW201541219A (zh
Inventor
阿諾德 卡薩古蘭德
真路克 艾倫德
Original Assignee
史華曲集團研發有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 史華曲集團研發有限公司 filed Critical 史華曲集團研發有限公司
Publication of TW201541219A publication Critical patent/TW201541219A/zh
Application granted granted Critical
Publication of TWI675275B publication Critical patent/TWI675275B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

具有自校準PTAT電流參考的電子電路(1)包括PTAT電流產生器(3)，其相依於至少一集成電阻器(8)以用於供應PTAT輸出電流(IOUT)。其更包括參考電流產生器(2)，相依於至少一切換的電容器電阻器(12)，以用於供應參考電流(Iref)。參考電流(Iref)與PTAT輸出電流(IOUT)在比較器(6)中進行比較以致數位地調適可編程集成電阻器(8)，或以致數位地調適在PTAT電流產生器中電流鏡的電晶體(P11，P12，P13)的尺寸比，以供應經調適的PTAT輸出電流(IOUT)。

Description

具有自校準PTAT電流參考的電子電路及對其致動的方法
本發明涉及設置有自校準PTAT電流參考的電子電路。
本發明亦涉及校準電子電路之PTAT電流源的方法。
PTAT電流成比例於絕對溫度。PTAT電流源係使用在用於供應至少一溫度相依(temperature-dependent)電流的電子電路中。他們可被使用在溫度感測器電子電路中或在用於控制與時間基準(time base)關聯的功能之電路中。
一般而言，為了在整合於矽基板的電子電路中產生PTAT電流參考，傳統電阻器係使用在電流產生分支中。這類電阻器之精確度依據製造方法相對於估計值可變化±30%。通常需要在製程的結束校準這類電阻器以確保PTAT電流參考足夠精確，其是一種缺點。
為了校準PTAT電流參考，可能的是使用電阻器之網絡以及連接到電阻器的可編程開關以產生電流。在任何製程之結束處，這需要測量電流值以及控制幾個電阻的連接來獲得所欲的PTAT電流參考。這使對於適應電流參考的操作復雜化，其構成缺點。
因此，提供設置有自校準PTAT電流參考的電子電路是本發明的主體，用於改進電流參考整精確度而無關於在電子電路製造方法上的變化並且用於克服前述目前技術水準的缺點。
為了此目的，本發明涉及一種設置有自校準PTAT電流參考的電子電路，其包括在獨立項申請專利範圍第1項中所提的特徵。
電子電路之特定實施例係界定於附屬項申請專利範圍第2到13項。
電子電路之一個益處在於有可能的是藉由將PTAT電流產生單元之輸出電流對參考電流比較來數位的調整電阻器之網絡以產生PTAT電流參考的事實。參考電流係基於等效的切換的電容器電阻器而在參考電流產生器中產生。
有益地，亦可能藉由比較PTAT輸出電流與參考電流比較來數位地調適PTAT電流產生單元之電流鏡電晶體的尺寸比(dimensional ratio)。因此，數個電晶體能被並聯連接在產生單元之電流鏡中以供應PTAT電流。
有益地，電子電路之PTAT電流參考能在電子電路一經致動就能被自動地被校準。校準係藉由PTAT輸出電流對參考電流之數個連續二分比較(dichotomous comparison)來施行。比較能被完成於比較器中。藉由並聯電流鏡電晶體，電阻網絡(resistor network)之電阻值之調適或是輸出電流值之調適係經由處理單元從比較器接收資料來控制。
有益地，在PTAT電流參考在第一相位中被校準時，參考單元，其供應用於與PTAT輸出電流比較的參考電流，能被斷接。切換的電容器電阻器之開關的時脈信號，其源自時間基準，被抑制以降低功耗並且防止任何光譜污染(spectral pollution)。隨著PTAT輸出電流之自動校準，PTAT電流可比以標準、目前技術水準、集成電阻器(integrated resistor)所獲得此類型的電流更精準至少2到3倍，同時考量電流鏡及電流比較器之任何匹配錯誤。
為此目的，本發明亦涉及校準電子電路之PTAT電流源的方法，其包括界定於獨立項申請專利範圍第14項中的特徵。
方法之特定步驟係界定在依附項申請專利範圍第15到17項。
1‧‧‧電子電路
2‧‧‧主單元
3‧‧‧從單元
4‧‧‧第一開關
5‧‧‧第二開關
6‧‧‧比較器
7‧‧‧處理單元
8‧‧‧電阻器
12‧‧‧切換的電容器電阻器
P1‧‧‧電晶體
P2‧‧‧電晶體
P3‧‧‧電晶體
N1‧‧‧電晶體
N2‧‧‧電晶體
C‧‧‧電容器
Cf‧‧‧濾波電容器
P11‧‧‧電晶體
P12‧‧‧電晶體
N11‧‧‧電晶體
N12‧‧‧電晶體
R‧‧‧電阻值
具有自校準PTAT電流參考的電子電路之主體、益處及特徵以及用於校準PTAT電流源的方法藉由圖式闡述， 基於至少一非限制實施例作成的下列說明將顯得更明白，其中：圖1依據本發明繪示具有自校準PTAT電流參考的電子電路之各種組件的簡化視圖，以及圖2依據本發明繪示對與用於具有自校準PTAT電流參考的電子電路之主參考單元的至少一電容器關聯的開關提供時脈的信號之圖形。
在下列說明後，所屬技術領域具有通常知識者所周知的具有自校準PTAT電流參考的電子電路之所有該些電子組件將僅以簡化的方式來說明。
圖1繪示電子電路1之第一實施例。電子電路1包括主單元，用於供應校準參考電流Iref，以及包括從單元3，用於輸出PTAT電流參考IOUT。主單元2為取決於切換的電容器電阻器12之校準參考電流產生器Iref。PTAT從單元3為用於輸出PTAT電流參考IOUT的電流產生器。由PTAT產生器所供應的PTAT電流參考係取決於電阻器8，其電阻值R能如之後解釋的被數位地調整。然而，亦可能數位地調適在PTAT電流產生器中電流鏡電晶體的尺寸比率，用以供應調適的PTAT電流。
為了調適PTAT輸出電流IOUT，比較完成於主單元2對校準參考電流與從單元3之PTAT輸出電流IOUT之間的比較器6中。在理想的情形中，或在校準之後，PTAT輸 出電流IOUT相同於參考電流Iref。然而，由於具有電阻器8的電子電路整合在半導體基板中(像是矽基板)，故在MOS製程的結束處電阻器8之電阻值並不精確。這樣，PTAT輸出電流IOUT不等於電流Iref。在這些情況中，可編程電阻器8被數位地調適。可編程電阻器8能被調適以變為等效於切換的電容器電阻器12。依據兩個電流之間的比較，來自比較器6的輸出資料被供應給處理單元7以致使控制可編程電阻器8之數位調適。
可編程電阻器8可由電阻器之網絡和可編程開關所形成。電阻器網絡包括數個串聯及/或亦部分的並聯之單元電阻器。在單元電阻器串聯之情形中，可能的是提供與各個單元電阻器或成群的單元電阻器並聯連接的開關，其為周知的。開關由起源自處理單元7的數位信號或二進位控制字組所控制以致將某數目的單元電阻器短路來調適可編程電阻器8之電阻值。
因此，處理單元7提供用於控制開關及調適可編程電阻器的二進位字組。二進位字組可被提供例如16位元的字組，以用於調整所述可編程電阻器8。這使得確保相對於估計的電阻至少約±5%的精確度是可能的，反之沒有校準，可編程電阻器之錯誤可接近如上所提的±30%。然而，精確度必需考量在電流鏡及電流比較器6中的匹配錯誤，其可輕微地降低精確度。
為了調適可編程電阻器8，較佳地在處理單元7中使用二分演算法(dichotomy algorithm)。這使得在可編程 電阻器之最終值上迅速的收斂是可能的。依據二分法施行此調整一段某數目的循環。一旦PTAT輸出電流IOUT變為相同於參考電流Iref時，儲存了用於可編程電阻器的二進位編程字組，特別是於處理器7中的記憶體中。
最先，主單元或參考電流產生器2包括由第一導電性之類型的電晶體N1、N2形成的第一電流鏡，例如NMOS電晶體。主單元2更包括由第二導電性之類型的電晶體P1、P2、P3所形成的第二電流鏡。第一及第二電流鏡係在供應電壓源VDD的兩端之間成串的裝配。第一電流鏡較佳地連接到電壓源之第一端，在這情形中其為地端(earth terminal)，反之第二電流鏡係較佳地連接到電壓源的第二端，其為具有供應電壓源VDD之電壓的高電位端。
依據圖1的第一實施例，第一電流鏡包括第一NMOS電晶體N1，其源極連接到地，並且汲極和閘極彼此連接，而第二NMOS電晶體N2，其閘極連接到第一NMOS電晶體N1的閘極且其源極連接到切換的電容器電阻器12，以及連接到濾波電容器Cf。在此實施例中，切換的電容器電阻器12以及濾波電容器Cf亦連接到地端。
第一NMOS電晶體N1之汲極和閘極連接到第二電流鏡之第一PMOS電晶體P1的汲極。第二NMOS電晶體N2的汲極連接到第二電流鏡之第二PMOS電晶體P2之閘極和汲極。第一PMOS電晶體P1之閘極連接到第二PMOS電晶體P2之閘極。第二電流鏡更包括並聯連接到第一及第二PMOS電晶體P1、P2的第三PMOS電晶體 P3。第三PMOS電晶體P3的閘極連接到第一及第二PMOS電晶體P1、P2的閘極。第一、第二及第三PMOS電晶體P1、P2、P3之源極連接到電壓源的具有供應電壓源VDD之電壓的高電位端。第三PMOS電晶體P3之汲極供應參考電流產生器2的參考電流Iref。
由於切換的電容器電阻器12連接到第二NMOS電晶體N2的源極，故此NMOS電晶體N2係N倍大於第一NMOS電晶體N1，其被視為單元電晶體。這意味第二NMOS電晶體N2係由N個第一NMOS電晶體N1所形成，其中N為大於或等於2的整數數字。舉例來說，能夠選擇N=6，以致具有大於第一電晶體N1六倍的第二電晶體N2或至少具有寬度大於第一電晶體N1之MOS通道寬度六倍的MOS通道寬度。
因此，切換的電容器電阻器12包括電容器C，其第一電極連接到第一開關4以及到第二開關5。電容器C的第二電極連接到地端。在電子電路製造方法之CMOS技藝中，此電容器C可為CMOS累增電容器(accumulation capacitor)或具有薄金屬氧化物電極的電容器。這使獲得具有約±5%之精確度的切換的電容器電阻器12是可能的，反之標準的集成電阻器8係以約±30%之精確度作成。
第一開關4係置於電容器C與地端之間，反之第二開關5係置於電容器C之第一電極一第二NMOS電晶體N2之源極之間。第一開關4係由第一控制信號所控制Φ1， 同時第二開關5交替地由第二控制信號Φ2所控制。在第一階段中，當第二開關5開路時，第一開關4閉路，而在第二階段中，當第二開關5閉路時，第一開關4開路。各個開關能有益地以MOS電晶體的形式作成，例如NMOS電晶體，其閘極係由相應的控制信號所控制。
圖2繪示兩個控制信號Φ1及Φ2的簡化視圖，其較佳地未重疊。這些控制信號可經由具有石英振盪器的時間基準來獲得。此路英振盪器時間基準亦能對處理單元7之操作供給時脈。各個控制信號包括每時間周期T的一個矩形控制脈衝。第一控制信號Φ1之矩形控制脈衝具有期間t1，其可等於T/4，同時第二控制信號Φ2之矩形脈衝具有期間t2，其亦可等於T/4。亦可設想在第一及第二控制信號Φ1及Φ2之矩形脈衝之間T/4的時間空間。在第一控制信號Φ1的「1」狀態處矩形脈衝控制第一開關4之閉路，同時在第二控制信號Φ2之「1」狀態處矩形脈衝控制第二開關5之閉路。
藉由控制具有第一及第二控制信號Φ1及Φ2的第一及第二開關4和5所獲得的等效電阻器係等於T/C。T為各個控制信號之周期並且C界定電容器之電容。等效電阻器之電阻值能藉由修改周期T來修改。主單元2之等效電阻器能依據製造整合在傳統矽基板中電子電路的方法來建立具有±5%的精確度。此等效電阻器12可相等於在PTAT電流之校準之後在從單元3中數位地調整的可編程電阻器8。
在PTAT輸出電流IOUT之校準之後，參考電流產生器2以及用於供應控制信號Φ1及Φ2的時間基準能被斷接。僅經校準的PTAT電流產生器以保證PTAT輸出電流IOUT精準度保持操作，其可至堂為期望值的±5%。
對主單元2、PTAT從單元3或PTAT電流產生器3以相同的方式，包括由第一導電性之類型的電晶體N11、N12形成的第一電流鏡，例如NMOS電晶體。PTAT從單元3更包括由第二導電性之類型的電晶體P11、P12、P13所形成的第二電流鏡，例如PMOS電晶體。第一及第二電流鏡為在供應電壓源VDD之兩端間成串的裝配(series-mounted)。第一電流鏡較佳地連接到電壓源之第一端，在該情形中其為地端，反之第二電流鏡較佳地連接到電壓源的第二端，其為具有供應電壓源VDD之電壓的高電位端VDD。
如圖1所繪示，第一電流鏡包括第一NMOS電晶體N11，其源極連接到地，且其汲極和閘極彼此連接，以及第二NMOS電晶體N12，其閘極連接到第一NMOS電晶體N11之閘極且其源極連接到可編程電阻器8，其亦連接到地端。
第一NMOS電晶體N11的汲極與閘極連接到第二電流鏡之第一PMOS電晶體P11的汲極。第二NMOS電晶體N12之汲極連接到第二電流鏡之第二PMOS電晶體P12之閘極與汲極。第一PMOS電晶體P11的閘極連接到第二PMOS電晶體P12的閘極。PTAT從單元3之第二電流鏡 更包括與第一及第二PMOS電晶體P11、P12並聯連接的第三PMOS電晶體P13。第三PMOS電晶體P13的閘極連接到第一及第二PMOS電晶體P11、P12的閘極。第一、第二及第三電晶體P11、P12、P13的源極連接到電壓源之具有供應電壓源VDD之電壓的高電位端。第三PMOS電晶體P13之汲極供應PTAT電流產生器3之PTAT輸出電流IOUT。
由於可編程電阻器8連接到第二NMOS電晶體N12之源極，NMOS電晶體N2為N'倍大於第一NMOS電晶體N11，其被考量作為單元電晶體。這意味第二NMOS電晶體N12係由N'個第一NMOS電晶體N1所形成，其中N'為大於或等於2的整數數字。舉例來說，關於主單元2之第二電晶體N2可以選擇N'=6。這使獲得大於第一電晶體N11六倍的第二電晶體N2是可能的，或是至少獲得大於第一電晶體N11之MOS通道寬度六倍的MOS通道寬度。然而，數字N'可不同於數字N。
也要注意的是，第三PMOS電晶體P13亦可為M倍大於PTAT從單元3之第二電流鏡的第一PMOS電晶體P11及第二PMOS電晶體P12。M為大於或等於1的整數數字。若M等於1，可編程電阻器8(其已被調適)可等效於主單元2之切換的電容器電阻器12。
依據電子電路1之變體(未繪示)，將第三PMOS電晶體P13取代，可使用與數位控制的開關結合的一組單元電晶體。取代了可編程電阻器8，可能設想使用界定值的 電阻器8，且數位地調適第二電流鏡之PMOS電晶體的尺寸比，其供應PTAT輸出電流IOUT。二進位調適字組係藉由二分演算法而在校準循環之結束處供應。此用於配置該組電晶體的二進位字組係儲存在處理單元7中。
亦可能設想將主單元2及從單元3之電子結構反轉。具有NMOS電晶體的第一電流鏡能由具有PMOS電晶體的第一電流鏡取代，其連接到具有供應電壓源VDD之電壓的高電位端，同時具有PMOS電晶體的第二電流鏡能由具有NMOS電晶體的第二電流鏡取代，其連接到地端。在這樣的情形中，切換的電容器電阻器12以及可編程電阻器8連接到具有供應電壓源VDD之電壓的高電位端。
亦可能設想具有平行佈置的幾個切換的電容器電阻器並且其各者由用於各個切換的電容器電阻器的兩個控制信號所控制。
從已給定的本說明中，幾個具有PTAT參考電流的電子電路之變體能在不悖離藉由申請專利範圍所界定本發明之範圍下由本領域具有通常知識者所設計。

Claims (17)

  1. 一種具有自校準PTAT電流參考的電子電路(1)，該電子電路(1)包括相依於至少一積體電阻器(8)的PTAT電流產生器(3)，以用於供應PTAT輸出電流(IOUT)，其中，該電子電路(1)更包括相依於至少一切換的電容器電阻器(12)的參考電流產生器(2)，以用於供應參考電流(Iref)，以及其中，該參考電流(Iref)以及該PTAT輸出電流(IOUT)在比較器(6)中進行比較以致數位地調適該積體電阻器(8)，其為可編程的，或以致數位地調適在該PTAT電流產生器中電流鏡之電晶體(P11，P12，P13)的尺寸比，用以供應該經調適的PTAT輸出電流(IOUT)，其中，該電子電路(1)更包括處理單元(7)以輸出數位信號或二進位控制字以控制開關，以致數位地調適在該PTAT電流產生單元(3)中該電流鏡電晶體(P11，P12，P13)的該尺寸比。
  2. 依據申請專利範圍第1項的電子電路(1)，其中該比較器(6)係連接到該處理單元(7)以從該比較器(6)接收輸出資料，其由該參考電流(Iref)與該PTAT輸出電流(IOUT)間的比較導致，用以控制該可編程電阻器(8)的或該電晶體(P11，P12，P13)之尺寸比例的數位調適。
  3. 依據申請專利範圍第2項的電子電路(1)，其中該處理單元(7)係準備來實行用於該可編程電阻器(8)的或該電晶體(P11，P12，P13)之尺寸比的循環調適的二分演算法，其中該處理單元包括用於儲存最終二進位字的記憶體，以用於該可編程電阻器(8)的或該電晶體(P11，P12，P13)之尺寸比的數位調適。
  4. 依據申請專利範圍第1項的電子電路(1)，其中該參考電流產生器(2)包括由第一導電類型的電晶體(N1，N2)形成的第一電流鏡，以及包括由第二導電類型的電晶體(P1，P2，P3)形成的第二電流鏡，該第一及第二電流鏡在供應電壓源(VDD)的兩端之間成串地裝配，且其中該切換的電容器電阻器(12)連接到該第一電流鏡之電晶體(N2)的源極或傳送器並且在電壓源之端部之間與第一及第二電流鏡串聯。
  5. 依據申請專利範圍第4項的電子電路(1)，其中該第一電流鏡包括NMOS電晶體(N1，N2)，且其中該第二電流鏡包括PMOS電晶體(P1，P2，P3)。
  6. 依據申請專利範圍第5項的電子電路(1)，其中該第一電流鏡包括第一NMOS電晶體(N1)以及第二NMOS電晶體(N2)，其中該第一NMOS電晶體(N1)包括連接到地端的源極以及包括連接到汲極的閘極，其中該第二NMOS電晶體(N2)具有連接到該切換的電容器電阻器(12)的源極，該切換的電容器電阻器(12)連接到該地端，該第二NMOS電晶體(N2)具有閘極，其連 接到該第一NMOS電晶體(N1)的閘極，其中該第二電流鏡包括第一PMOS電晶體(P1)、第二PMOS電晶體(P2)以及第三PMOS電晶體(P3)，該三個PMOS電晶體各具有連接到該電壓源(VDD)的高電位端的源極，且具有彼此連接的閘極，其中該第一PMOS電晶體(P1)包括汲極，其連接到該第一NMOS電晶體(N1)的閘極以及汲極，其中該第二PMOS電晶體(P2)包括汲極，其連接到該第二NMOS電晶體(N2)的閘極與汲極，且其中該第三PMOS電晶體(P3)包括汲極，其用於供應該參考電流(Iref)。
  7. 依據申請專利範圍第6項的電子電路(1)，其中該第二NMOS電晶體(N2)係N倍大於該第一NMOS電晶體(N1)，其中N較佳地等於6。
  8. 依據申請專利範圍第4項的電子電路(1)，其中該切換的電容器電阻器(12)包括電容器(C)、並聯連接該電容器的第一開關(4)以及連接在該電容器之電極與該第一電流鏡之電晶體(N2)的源極或傳送器之間的第二開關(5)，且其中該第一開關(4)由第一控制信號(Φ1)控制，且其中該第二開關(5)由第二控制信號(Φ2)控制，該第一及第二控制信號經由時間基準產生且被安排使得當該第二開關閉路時該第一開關開路，且反之亦然。
  9. 依據申請專利範圍第1項的電子電路(1)，其中該PTAT電流產生器(3)包括由第一導電類型的電晶體 (N11，N12)形成的第一電流鏡，以及包括由第二導電類型的電晶體(P11，P12，P13)形成的第二電流鏡，該第一及第二電流鏡在供應電壓源(VDD)的兩端之間成串地裝配，且其中該電阻器(8)連接到該第一電流鏡之電晶體(N12)的源極或傳送器以及與在該電壓源之端部之間的該第一及第二電流鏡串聯。
  10. 依據申請專利範圍第9項的電子電路(1)，其中該第一電流鏡包括NMOS電晶體(N11，N12)，且其中該第二電流鏡包括PMOS電晶體(P11，P12，P13)。
  11. 依據申請專利範圍第10項的電子電路(1)，其中該第一電流鏡包括第一NMOS電晶體(N11)以及第二NMOS電晶體(N12)，其中該第一NMOS電晶體(N11)包括連接到地端的源極，以及包括連接到汲極的閘極，其中該第二NMOS電晶體(N12)具有連接到該電阻器(8)的源極，該電阻器(8)連接到該地端，該第二NMOS電晶體(N12)具有閘極，其連接到該第一NMOS電晶體(N11)的閘極，其中該第二電流鏡包括第一PMOS電晶體(P11)、第二PMOS電晶體(P12)以及第三PMOS電晶體(P13)，該三個PMOS電晶體各具有連接到該電壓源(VDD)的高電位端的源極且具有彼此連接的閘極，其中該第一PMOS電晶體(P11)包括汲極，其連接到該第一NMOS電晶體(N11)的閘極以及汲極，其中該第二PMOS電晶體(P12)包括汲極，其連接到其閘極且連接到該第二NMOS電晶體(N12)的汲極，且其中 該第三PMOS電晶體(P13)包括用於供應該參考電流(Iref)的汲極。
  12. 依據申請專利範圍第11項的電子電路(1)，其中該第二NMOS電晶體(N12)為N'倍大於該第一NMOS電晶體(N11)，其中N'較佳地等於6。
  13. 依據申請專利範圍第11項的電子電路(1)，其中該第三PMOS電晶體(P13)由一組單元電晶體所形成，其與數位控制的開關結合，用以調適該PTAT輸出電流(IOUT)。
  14. 一種校準依據申請專利範圍第1項的電子電路(1)之PTAT電流源的方法，其特徵在於該方法包括下列步驟：- 供應該PTAT電流產生器(3)的PTAT輸出電流(IOUT)，- 供應該參考電流產生器(2)的參考電流(Iref)，- 比較該PTAT輸出電流(IOUT)與該參考電流(Iref)，以及- 數位地調適該可編程積體電阻器(8)，或在該PTAT電流產生器中電流鏡之電晶體(P11，P12，P13)的尺寸比。
  15. 依據申請專利範圍第14項的方法，其中在處理單元(7)中依據二分演算法在某數目的循環之上施行該數位的調適。
  16. 依據申請專利範圍第15項的方法，其中由該處理單元(7)供應的該數位字在該PTAT輸出電流(IOUT)調適循環之結束處儲存在該處理單元的記憶體中。
  17. 依據申請專利範圍第15項的方法，其中在該PTAT輸出電流(IOUT)調適循環之結束處，隨著從該切換的電容器電阻器(12)供應控制信號，該參考電流產生器(2)斷接。
TW103142196A 2013-12-20 2014-12-04 具有自校準ｐｔａｔ電流參考的電子電路及對其致動的方法 TWI675275B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP13198965.9A EP2887176B1 (fr) 2013-12-20 2013-12-20 Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action
??13198965.9 2013-12-20

Publications (2)

Publication Number Publication Date
TW201541219A TW201541219A (zh) 2015-11-01
TWI675275B true TWI675275B (zh) 2019-10-21

Family

ID=50189474

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103142196A TWI675275B (zh) 2013-12-20 2014-12-04 具有自校準ｐｔａｔ電流參考的電子電路及對其致動的方法

Country Status (7)

Country Link
US (1) US9442509B2 (zh)
EP (1) EP2887176B1 (zh)
JP (1) JP5918344B2 (zh)
KR (1) KR101749794B1 (zh)
CN (1) CN104731148B (zh)
HK (1) HK1211715A1 (zh)
TW (1) TWI675275B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078016B2 (en) 2016-02-10 2018-09-18 Nxp Usa, Inc. On-die temperature sensor for integrated circuit
CN106055009A (zh) * 2016-06-17 2016-10-26 中国科学院微电子研究所 一种高精度带隙基准电路
CN108566173A (zh) * 2018-06-11 2018-09-21 杨俊杰 一种采用cmos工艺芯片内部的rc时间常数校正电路
CN109341890B (zh) * 2018-10-22 2021-05-14 安徽鸿创新能源动力有限公司 一种基于ntc温度传感器的bms温度采集系统及测量方法
US10747254B1 (en) * 2019-09-03 2020-08-18 Globalfoundries Inc. Circuit structure for adjusting PTAT current to compensate for process variations in device transistor
CN113253787A (zh) * 2021-06-17 2021-08-13 苏州裕太微电子有限公司 一种芯片内电阻校正电路
US11962311B2 (en) 2021-10-20 2024-04-16 Samsung Electronics Co., Ltd. Sub-sampling phase locked loop with compensated loop bandwidth and integrated circuit including the same
CN116795165B (zh) * 2023-07-25 2024-04-05 南京米乐为微电子科技股份有限公司 一种ptat电流源的输出调节电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425564B (en) * 1999-02-22 2001-03-11 Rose Res L L C Self calibrating self-regenerative comparator circuit and method
TW476418U (en) * 1999-11-26 2002-02-11 Ind Tech Res Inst Peak value collection and its calibration circuit
EP1735904A2 (en) * 2004-03-22 2006-12-27 Mobius Microsystems, Inc. Monolithic clock generator and timing/frequency reference
JP2007087567A (ja) * 2005-09-23 2007-04-05 Marvell World Trade Ltd 光学ドライブのための自動ライトストラテジキャリブレーション方法
CN101453209A (zh) * 2007-12-05 2009-06-10 摩比俄斯微系统公司 时钟、频率参考和其它参考信号产生器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917789B1 (en) * 1999-10-21 2005-07-12 Broadcom Corporation Adaptive radio transceiver with an antenna matching circuit
US6622927B2 (en) * 2001-05-08 2003-09-23 Ion E. Opris Low voltage thermostat circuit
US6844711B1 (en) 2003-04-15 2005-01-18 Marvell International Ltd. Low power and high accuracy band gap voltage circuit
US6954059B1 (en) * 2003-04-16 2005-10-11 National Semiconductor Corporation Method and apparatus for output voltage temperature dependence adjustment of a low voltage band gap circuit
JP2005128939A (ja) * 2003-10-27 2005-05-19 Fujitsu Ltd 半導体集積回路
US7076384B1 (en) * 2004-09-29 2006-07-11 Xilinx, Inc. Method and apparatus for calibrating a current-based circuit
EP1712973A3 (fr) * 2005-04-12 2007-03-07 St Microelectronics S.A. Circuit de génération d'un courant de référence
US7433790B2 (en) * 2005-06-06 2008-10-07 Standard Microsystems Corporation Automatic reference voltage trimming technique
US8237492B2 (en) * 2006-12-06 2012-08-07 Broadcom Corporation Method and system for a process sensor to compensate SOC parameters in the presence of IC process manufacturing variations
US8022744B2 (en) * 2008-10-03 2011-09-20 Cambridge Semiconductor Limited Signal generator
US8183849B2 (en) * 2009-05-12 2012-05-22 Mediatek Inc. Calibration apparatus and calibration method thereof
JP5515708B2 (ja) * 2009-12-11 2014-06-11 富士通株式会社 バイアス回路及びそれを有する増幅回路
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
JP5674401B2 (ja) 2010-09-24 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2013142944A (ja) * 2012-01-07 2013-07-22 Toshiba Corp 定電流回路
JP2013214915A (ja) * 2012-04-04 2013-10-17 Renesas Electronics Corp 発振装置、半導体装置、及び発振装置の動作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW425564B (en) * 1999-02-22 2001-03-11 Rose Res L L C Self calibrating self-regenerative comparator circuit and method
TW476418U (en) * 1999-11-26 2002-02-11 Ind Tech Res Inst Peak value collection and its calibration circuit
EP1735904A2 (en) * 2004-03-22 2006-12-27 Mobius Microsystems, Inc. Monolithic clock generator and timing/frequency reference
JP2007087567A (ja) * 2005-09-23 2007-04-05 Marvell World Trade Ltd 光学ドライブのための自動ライトストラテジキャリブレーション方法
CN101453209A (zh) * 2007-12-05 2009-06-10 摩比俄斯微系统公司 时钟、频率参考和其它参考信号产生器

Also Published As

Publication number Publication date
EP2887176A1 (fr) 2015-06-24
CN104731148B (zh) 2016-08-31
KR20150073122A (ko) 2015-06-30
US9442509B2 (en) 2016-09-13
CN104731148A (zh) 2015-06-24
TW201541219A (zh) 2015-11-01
HK1211715A1 (zh) 2016-05-27
JP2015122494A (ja) 2015-07-02
US20150177772A1 (en) 2015-06-25
JP5918344B2 (ja) 2016-05-18
EP2887176B1 (fr) 2022-09-14
KR101749794B1 (ko) 2017-06-21

Similar Documents

Publication Publication Date Title
TWI675275B (zh) 具有自校準ｐｔａｔ電流參考的電子電路及對其致動的方法
JP5755443B2 (ja) 半導体装置
TWI723182B (zh) 裝置、校準方法、製造方法及建構積體電路的方法
JP5674401B2 (ja) 半導体装置
US8552797B2 (en) High accuracy RC calibradion circuit
JP2008054134A (ja) リング発振器及びそれを備えた半導体集積回路及び電子機器
US20140354308A1 (en) Input stage for temperature measurement system
TW202137702A (zh) 可調節電流模式弛張振盪器
US20150355037A1 (en) Temperature Sensing Method Generating a Temperature Dependent and a Temperature Independent Output Frequencies
Maderbacher et al. 5.8 A digitally assisted single-point-calibration CMOS bandgap voltage reference with a 3σ inaccuracy of±0.08% for fuel-gauge applications
US10763832B2 (en) Precision oscillators that use imprecise components
CN110068401B (zh) 温度感测设备和温度-电压转换器
US8138822B1 (en) Circuits and methods for calibrating switching current sources
US10868504B2 (en) Operational amplifier offset trim
US10126773B2 (en) Circuit and method for providing a secondary reference voltage from an initial reference voltage
Ghidini et al. A digitally programmable on-chip RC-oscillator in 0.25/spl mu/m CMOS logic process
JP6715790B2 (ja) 基準電流源回路
JP2015154097A (ja) デジタルアナログ変換回路、デジタルアナログ変換回路の補正方法
US12007358B2 (en) Potentiostat with offset calibration
Kim A two-step offset calibration in dynamic comparator using body voltage control
US10620246B2 (en) Passive monitor for integrated circuit components
US20210262977A1 (en) Potentiostat with offset calibration
JP2022143734A (ja) 半導体集積回路
US20190146013A1 (en) Current-sense ratio calibration
JP2003198263A (ja) Ｇｍ増幅器およびＧｍ−Ｃフィルタ