EP2887176A1

EP2887176A1 - Circuit électronique à référence de courant PTAT auto-calibrée, et procédé pour sa mise en action

Info

Publication number: EP2887176A1
Application number: EP13198965.9A
Authority: EP
Inventors: Arnaud Casagrande; Jean-Luc Arend
Original assignee: Swatch Group Research and Development SA
Current assignee: Swatch Group Research and Development SA
Priority date: 2013-12-20
Filing date: 2013-12-20
Publication date: 2015-06-24
Anticipated expiration: 2033-12-20
Also published as: EP2887176B1; HK1211715A1; JP5918344B2; KR20150073122A; US9442509B2; KR101749794B1; CN104731148A; TW201541219A; CN104731148B; US20150177772A1; TWI675275B; JP2015122494A

Abstract

Le circuit électronique (1) à référence de courant du type PTAT auto-calibrée, comprend un générateur de courant PTAT (3) dépendant d'une résistance intégrée (8) pour la fourniture d'un courant de sortie PTAT (I OUT ). Il comprend encore un générateur de courant de référence (2) dépendant d'au moins une résistance à condensateur commuté (12), pour la fourniture d'un courant de référence (I ref ). Le courant de référence (I ref ) et le courant de sortie PTAT (I OUT ) sont comparés dans un comparateur (6) pour adapter numériquement la résistance intégrée programmable (8) ou un rapport dimensionnel de transistors (P11, P12, P13) d'un miroir de courant dans le générateur du courant PTAT, pour la fourniture du courant de sortie PTAT (I OUT ) adapté.

Description

L'invention concerne un circuit électronique muni d'une référence de courant du type PTAT auto-calibrée.
L'invention concerne également le procédé de calibration d'une source de courant du type PTAT du circuit électronique.
Un courant de type PTAT est un courant proportionnel à la température absolue. Des sources de courant de type PTAT sont utilisées dans des circuits électroniques pour la fourniture d'au moins un courant dépendant de la température. Elles peuvent servir également dans des circuits électroniques à capteur de température ou dans des circuits de gestion de fonctions en liaison avec une base de temps.
Généralement pour la génération d'une référence de courant du type PTAT dans un circuit électronique intégré dans un substrat en silicium, il est utilisé dans une branche de génération de courant une résistance classique. La précision d'une telle résistance peut varier de ±30% par rapport à une valeur estimée selon le procédé de fabrication par exemple de type MOS. Il doit souvent être prévu de calibrer une telle résistance au terme du procédé de fabrication pour pouvoir assurer une précision suffisante d'une référence de courant du type PTAT, ce qui est un inconvénient.
Pour calibrer la référence de courant du type PTAT, il peut être utilisé un réseau de résistances et de commutateurs programmables liés aux résistances pour la génération de ce courant. Cela nécessite au terme de tout procédé de fabrication de mesurer la valeur de ce courant et de commander la connexion de plusieurs résistances pour obtenir la référence désirée de ce courant PTAT. Cela complique les opérations d'adaptation de cette référence de courant, ce qui constitue un inconvénient.
L'invention a donc pour but de fournir un circuit électronique muni d'une référence de courant du type PTAT auto-calibrée pour améliorer la précision de référence de courant indépendamment de toute variation du procédé de fabrication du circuit électronique et palliant les inconvénients susmentionnés de l'état de la technique.
A cet effet, l'invention concerne un circuit électronique muni d'une référence de courant du type PTAT auto-calibrée, qui comprend les caractéristiques mentionnées dans la revendication indépendante 1.
Des formes d'exécution particulières du circuit électronique sont définies dans les revendications dépendantes 2 à 13.
Un avantage du circuit électronique réside dans le fait qu'il est possible d'ajuster numériquement un réseau de résistances pour la génération d'une référence de courant PTAT, en comparant un courant de sortie d'une unité de génération du courant PTAT à un courant de référence. Le courant de référence est généré dans un générateur de courant de référence sur la base d'une résistance équivalente à condensateur commuté.
Avantageusement, il est également possible d'adapter numériquement un rapport dimensionnel de transistors d'un miroir de courant de l'unité de génération du courant PTAT par la comparaison entre le courant de sortie PTAT et le courant de référence. Plusieurs transistors sont donc connectables en parallèle dans un miroir de courant de l'unité de génération pour la fourniture du courant PTAT.
Avantageusement, une calibration de la référence de courant PTAT du circuit électronique peut être effectuée automatiquement dès la mise en fonction du circuit électronique. La calibration s'effectue par plusieurs comparaisons successives du courant de sortie PTAT avec le courant de référence par dichotomie. La comparaison peut être effectuée dans un comparateur. Une adaptation de la valeur résistive du réseau de résistances ou de la valeur du courant de sortie par la mise en parallèle de transistors d'un miroir de courant est commandée par l'intermédiaire d'une unité de traitement recevant l'information du comparateur.
Avantageusement après la calibration de la référence de courant PTAT dans une première phase, l'unité de référence, qui fournit le courant de référence pour la comparaison avec le courant de sortie PTAT, peut être déconnectée. Les signaux de cadencement des commutateurs de la résistance à condensateur commuté, qui proviennent d'une base de temps, sont supprimés pour réduire la consommation et éviter toute pollution spectrale. Avec cette calibration automatique du courant de sortie PTAT, ce courant PTAT peut être au moins de 2 à 3 fois plus précis qu'un tel courant obtenu avec une résistance standard intégrée de l'état de la technique, tout en tenant compte des erreurs d'appariement des miroirs de courant et du comparateur de courants.
A cet effet, l'invention concerne également un procédé de calibration d'une source de courant du type PTAT du circuit électronique, qui comprend les caractéristiques définies dans la revendication indépendante 14.
Des étapes particulières du procédé sont définies dans les revendications dépendantes 15 à 17.
Les buts, avantages et caractéristiques du circuit électronique à référence de courant PTAT auto-calibrée, ainsi que le procédé de calibration d'une source de courant de type PTAT, apparaîtront mieux dans la description suivante sur la base d'au moins une forme d'exécution non limitative et illustrée par les dessins sur lesquels :

la figure 1 représente de manière simplifiée les différents composants du circuit électronique à référence de courant PTAT auto-calibrée selon l'invention, et
la figure 2 représente un graphique des signaux de cadencement des commutateurs en liaison à au moins un condensateur pour l'unité maître référence du circuit électronique à référence de courant PTAT auto-calibrée selon l'invention.

Dans la description suivante, tous les composants électroniques du circuit électronique à référence de courant PTAT, qui sont bien connus d'un homme du métier dans ce domaine technique, ne sont décrits que de manière simplifiée.
A la figure 1, une première forme d'exécution du circuit électronique 1 est représentée. Le circuit électronique 1 comprend une unité dite maître pour la fourniture d'un courant de référence I_ref de calibration, et une unité dite esclave 3 pour la fourniture d'une référence de courant PTAT en sortie I_OUT. L'unité maître 2 est un générateur de courant de référence I_ref de calibration dépendant d'une résistance à condensateur commuté 12. L'unité esclave PTAT 3 est un générateur de courant pour la fourniture d'une référence de courant PTAT en sortie I_OUT. La référence de courant PTAT fournie par le générateur PTAT est dépendante d'une résistance 8, dont la valeur résistive R peut être ajustée numériquement comme expliqué ci-après. Toutefois, il est aussi possible d'adapter numériquement un rapport dimensionnel de transistors d'un miroir de courant dans le générateur du courant PTAT pour la fourniture du courant adapté PTAT.
Pour adapter le courant de sortie PTAT I_OUT, une comparaison dans un comparateur 6 est effectuée entre le courant de référence I_ref de calibration de l'unité maître 2 et le courant de sortie PTAT I_OUT de l'unité esclave 3. Dans un cas idéal ou après calibration, le courant de sortie PTAT I_OUT est identique au courant de référence I_ref. Cependant comme le circuit électronique avec la résistance 8 est intégré dans un substrat semiconducteur, tel qu'un substrat en silicium, la valeur résistive de la résistance 8 à la sortie du procédé de fabrication de type MOS n'est pas précise. De ce fait, le courant de sortie PTAT I_OUT n'est pas identique au courant I_ref. Dans ces conditions, la résistance programmable 8 est adaptée numériquement. La résistance programmable 8 peut être adaptée pour devenir équivalente à la résistance à condensateur commuté 12. En fonction de la comparaison entre les deux courants, une information en sortie du comparateur 6 est fournie à une unité de traitement 7 de manière à commander une adaptation numérique de la résistance programmable 8.
Cette résistance programmable 8 peut être composée d'un réseau de résistances et de commutateurs programmables. Le réseau de résistances comprend plusieurs résistances de valeur unitaire en série et/ou également en partie en parallèle. Dans le cas de résistances unitaires en série, des commutateurs peuvent être prévus en étant connectés en parallèle de chaque résistance unitaire ou de groupes de résistances unitaires, ce qui est bien connu. Les commutateurs sont commandés par des signaux numériques ou un mot binaire de commande provenant de l'unité de traitement 7 de manière à court-circuiter un certain nombre de résistances unitaires pour adapter la valeur résistive de la résistance programmable 8.
L'unité de traitement 7 fournit donc un mot binaire pour commander les commutateurs et adapter la résistance programmable. Il peut être prévu un mot binaire de commande par exemple sur 16 bits de manière à ajuster ladite résistance programmable 8. Ceci permet de garantir une précision au moins de l'ordre de ±5% par rapport à la résistance estimée, alors que sans calibration, l'erreur de la résistance programmable peut être voisine de ±30% comme susmentionné. Cependant il doit être tenu compte dans la précision des erreurs d'appariement des miroirs de courant et du comparateur de courants 6, ce qui peut réduire quelque peu la précision.
Pour adapter la résistance programmable 8, il est de préférence utilisé un algorithme de dichotomie dans l'unité de traitement 7. Cela permet de converger rapidement vers une valeur finale de la résistance programmable. Cette adaptation est effectuée pendant un certain nombre de cycles selon l'algorithme de dichotomie. Une fois que le courant de sortie PTAT I_OUT devient identique au courant de référence I_ref, une mémorisation du mot binaire de programmation de la résistance programmable est effectuée notamment dans une mémoire dans l'unité de traitement 7.
L'unité maître ou générateur de courant de référence 2 comprend tout d'abord un premier miroir de courant composé de transistors N1, N2 d'un premier type de conductivité, par exemple de transistors de type NMOS. L'unité maître 2 comprend encore un second miroir de courant composé de transistors P1, P2, P3 d'un second type de conductivité, par exemple de transistors de type PMOS. Les premier et second miroirs de courant sont montés en série entre deux bornes d'une source de tension d'alimentation V_DD. Le premier miroir de courant est de préférence relié à une première borne de la source de tension, qui est dans ce cas une borne de masse, alors que le second miroir de courant est de préférence relié à une seconde borne de la source de tension, qui est la borne de potentiel haut V_DD.
Selon la première forme d'exécution de la figure 1, le premier miroir de courant comprend un premier transistor NMOS N1, dont la source est reliée à la masse, et le drain et la grille sont reliés ensemble, et un second transistor NMOS N2, dont la grille est reliée à la grille du premier transistor NMOS N1 et la source est reliée à la résistance à condensateur commuté 12, ainsi qu'à un condensateur de filtrage C_f. La résistance à condensateur commuté 12 et le condensateur de filtrage C_f sont également connectés à la borne de masse dans cette forme d'exécution.
Le drain et la grille du premier transistor NMOS N1 sont reliés au drain d'un premier transistor PMOS P1 du second miroir de courant. Le drain du second transistor NMOS N2 est relié à la grille et au drain d'un second transistor PMOS P2 du second miroir de courant. La grille du premier transistor PMOS P1 est reliée à la grille du second transistor PMOS P2. Le second miroir de courant comprend encore un troisième transistor PMOS P3 monté en parallèle des premier et second transistors PMOS P1, P2. La grille du troisième transistor PMOS P3 est reliée aux grilles des premier et second transistors PMOS P1, P2. Les sources des premier, second et troisième transistors PMOS P1, P2, P3 sont connectées à la borne de potentiel haut V_DD de la source de tension. Le drain du troisième transistor PMOS P3 fournit le courant de référence I_ref du générateur de courant de référence 2.
Comme une résistance à condensateur commuté 12 est reliée à la source du second transistor NMOS N2, ce transistor NMOS N2 est N fois plus grand que le premier transistor NMOS N1, qui est considéré comme un transistor unitaire. Cela signifie que le second transistor NMOS N2 est composé de N premiers transistors NMOS N1, où N est un nombre entier plus grand ou égal à 2. Il peut par exemple être choisi N = 6 de manière à avoir un second transistor N2 6 fois plus grand que le premier transistor N1 ou au moins avoir une largeur de canal MOS 6 fois plus grande que la largeur de canal MOS du premier transistor N1.
La résistance à condensateur commuté 12 comprend donc un condensateur C, dont une première électrode est reliée à un premier commutateur 4 et à un second commutateur 5. Une seconde électrode du condensateur C est reliée à la borne de masse. Dans la technologie CMOS du procédé de fabrication du circuit électronique, ce condensateur C peut être un condensateur du type CMOS à accumulation ou un condensateur à électrode métallique à oxyde mince. Cela permet d'avoir une résistance à condensateur commuté 12 avec une précision de l'ordre de ±5%, alors qu'une résistance standard intégrée 8 est réalisée avec une précision de l'ordre de ±30%.
Le premier commutateur 4 est disposé entre la première électrode du condensateur C et la borne de masse, alors que le second commutateur 5 est disposé entre la première électrode du condensateur C et la source du second transistor NMOS N2. Le premier commutateur 4 est commandé par un premier signal de commande φ1, alors que le second commutateur 5 est commandé alternativement par un second signal de commande φ2. Le premier commutateur 4 est fermé, quand le second commutateur 5 est ouvert, dans une première phase, et le premier commutateur 4 est ouvert, quand le second commutateur 5 est fermé, dans une seconde phase. Chaque commutateur peut avantageusement être réalisé au moyen d'un transistor MOS, par exemple un transistor NMOS, qui est commandé sur sa grille par le signal de commande correspondant.
La figure 2 représente de manière simplifiée les deux signaux de commande φ1 et φ2, qui sont de préférence non recouvrant. Ces signaux de commande peuvent être obtenus par l'intermédiaire d'une base de temps avec un oscillateur à quartz. Cette base de temps de l'oscillateur à quartz peut également cadencer les opérations de l'unité de traitement 7. Chaque signal de commande comprend une impulsion rectangulaire de commande par période temporelle T. L'impulsion rectangulaire du premier signal de commande φ1 est d'une durée t1, qui peut être égale à T/4, alors que l'impulsion rectangulaire du second signal de commande φ2 est d'une durée t2, qui peut être aussi égale à T/4. Un espace temporel de T/4 entre les impulsions rectangulaires des premier et second signaux de commande φ1 et φ2 peut aussi être envisagé. L'impulsion rectangulaire à l'état "1" du premier signal de commande φ1 commande la fermeture du premier commutateur 4, alors que l'impulsion rectangulaire à l'état "1 du second signal de commande φ2 commande la fermeture du second commutateur 5.
La résistance équivalente, obtenue par la commande des premier et second commutateurs 4 et 5 avec les premier et second signaux de commande φ1 et φ2, est égale à T/C. T est la période de chaque signal de commande et C définit la capacité du condensateur. En modifiant la période T, la valeur résistive de la résistance équivalente peut être modifiée. Cette résistance équivalente de l'unité maître 2 peut être établie avec une précision de ±5% selon le procédé de fabrication du circuit électronique intégré dans un substrat en silicium traditionnel. Cette résistance équivalente 12 peut être identique à la résistance programmable 8 adaptée numériquement dans l'unité esclave 3 après la calibration du courant PTAT.
A la suite de la calibration du courant de sortie PTAT I_OUT, le générateur du courant de référence 2 et la base de temps pour la fourniture des signaux de commande φ1 et φ2 peuvent être déconnectés. Uniquement le générateur du courant PTAT calibré reste fonctionnel avec une précision du courant de sortie PTAT I_OUT garanti avec une précision, qui peut être d'au moins ±5% de la valeur attendue.
De manière similaire à l'unité maître 2, l'unité esclave PTAT 3 ou le générateur de courant PTAT 3 comprend un premier miroir de courant composé de transistors N11, N12 d'un premier type de conductivité, par exemple de transistors de type NMOS. L'unité esclave PTAT 3 comprend encore un second miroir de courant composé de transistors P11, P12, P13 d'un second type de conductivité, par exemple de transistors de type PMOS. Les premier et second miroirs de courant sont montés en série entre deux bornes d'une source de tension d'alimentation V_DD. Le premier miroir de courant est de préférence relié à la première borne de la source de tension, qui est dans ce cas la borne de masse, alors que le second miroir de courant est de préférence relié à la seconde borne de la source de tension, qui est la borne de potentiel haut V_DD.
Comme montré à la figure 1, le premier miroir de courant comprend un premier transistor NMOS N11, dont la source est reliée à la masse, et le drain et la grille sont reliés ensemble, et un second transistor NMOS N12, dont la grille est reliée à la grille du premier transistor NMOS N11 et la source est reliée à la résistance programmable 8, qui est également reliée à la borne de masse.
Le drain et la grille, du premier transistor NMOS N11 sont reliés au drain d'un premier transistor PMOS P11 du second miroir de courant. Le drain du second transistor NMOS N12 est relié à la grille et au drain d'un second transistor PMOS P12 du second miroir de courant. La grille du premier transistor PMOS P11 est reliée à la grille du second transistor PMOS P12. Le second miroir de courant de l'unité esclave PTAT 3 comprend encore un troisième transistor PMOS P13 monté en parallèle des premier et second transistors PMOS P11, P12. La grille du troisième transistor PMOS P13 est reliée aux grilles des premier et second transistors PMOS P11, P12. Les sources des premier, second et troisième transistors PMOS P11, P12, P13 sont connectées à la borne de potentiel haut V_DD de la source de tension. Le drain du troisième transistor PMOS P13 fournit le courant de sortie PTAT I_OUT du générateur de courant PTAT 3.
Comme la résistance programmable 8 est reliée à la source du second transistor NMOS N12, ce transistor NMOS N2 est N' fois plus grand que le premier transistor NMOS N11, qui est considéré comme un transistor unitaire. Cela signifie que le second transistor NMOS N12 est composé de N' premiers transistors NMOS N11, où N' est un nombre entier plus grand ou égal à 2. Il peut par exemple être choisi N' = 6 comme pour le second transistor N2 de l'unité maître 2. Cela permet d'avoir un second transistor N12 6 fois plus grand que le premier transistor N11 ou au moins avoir une largeur de canal MOS 6 fois plus grande que la largeur de canal MOS du premier transistor N11. Cependant le nombre N' peut être différent du nombre N.
Il est encore à noter que le troisième transistor PMOS P13 peut également être prévu M fois plus grand que le premier transistor PMOS P11 et le second transistor PMOS P12 du second miroir de courant de l'unité esclave PTAT 3. M est un nombre entier plus grand ou égal à 1. Dans le cas où M est égal à 1, la résistance programmable 8, qui a été adaptée, peut être équivalente à la résistance à condensateur commuté 12 de l'unité maître 2.
Selon une variante d'exécution du circuit électronique 1 non illustrée, il peut être utilisé à la place du troisième transistor PMOS P13, un ensemble de transistors unitaires combinés avec des commutateurs contrôlés numériquement. En lieu et place d'adapter numériquement la résistance programmable 8, il peut être envisagé d'avoir une résistance 8 de valeur définie, et d'adapter numériquement un rapport dimensionnel de transistors PMOS du second miroir de courant, qui fournissent le courant de sortie PTAT I_OUT. Un mot binaire d'adaptation est fourni au terme des cycles de calibration par l'algorithme de dichotomie. Ce mot binaire pour configurer l'ensemble de transistors est mémorisé dans l'unité de traitement 7.
Il peut aussi être envisagé d'inverser la structure électronique de l'unité maître 2 et de l'unité esclave 3. Le premier miroir de courant avec les transistors NMOS peut être remplacé par un premier miroir de courant avec des transistors PMOS, qui est relié à la borne de potentiel haut V_DD, alors que le second miroir de courant avec les transistors PMOS peut être remplacé par un second miroir de courant avec des transistors NMOS, qui est relié à la borne de masse. Dans ce cas de figure, la résistance à condensateur commuté 12 et la résistance programmable 8 sont reliées à la borne de potentiel haut V_DD.
Il peut aussi être envisagé d'avoir plusieurs résistances à condensateur commuté disposés en parallèle et commandées chacune par deux signaux de commande propres à chaque résistance à condensateur commuté.
A partir de la description qui vient d'être faite, plusieurs variantes de réalisation du circuit électronique à référence de courant PTAT peuvent être conçues par l'homme du métier sans sortir du cadre de l'invention définie par les revendications.

Claims

Circuit électronique (1) à référence de courant du type PTAT auto-calibrée, le circuit électronique (1) comprenant un générateur de courant PTAT (3) dépendant d'au moins une résistance intégrée (8), pour la fourniture d'un courant de sortie PTAT (I_OUT),
caractérisé en ce que le circuit électronique (1) comprend en outre un générateur de courant de référence (2) dépendant d'au moins une résistance à condensateur commuté (12), pour la fourniture d'un courant de référence (I_ref), et
en ce que le courant de référence (I_ref) et le courant de sortie PTAT (I_OUT) sont comparés dans un comparateur (6) de manière à adapter numériquement la résistance intégrée (8), qui est programmable, ou à adapter numériquement un rapport dimensionnel de transistors (P11, P12, P13) d'un miroir de courant dans le générateur du courant PTAT, pour la fourniture du courant de sortie PTAT (I_OUT) adapté.
Circuit électronique (1) selon la revendication 1, caractérisé en ce que le comparateur (6) est relié à une unité de traitement (7) pour recevoir une information en sortie du comparateur (6), fonction de la comparaison entre le courant de référence (I_ref) et le courant de sortie PTAT (I_OUT) pour commander une adaptation numérique de la résistance programmable (8) ou du rapport dimensionnel de transistors (P11, P12, P13).
Circuit électronique (1) selon la revendication 2, caractérisé en ce que l'unité de traitement (7) est destinée à mettre en fonction un algorithme de dichotomie pour l'adaptation cyclique de la résistance programmable (8) ou du rapport dimensionnel de transistors (P11, P12, P13), et en ce que l'unité de traitement comprend une mémoire pour mémoriser un mot binaire final d'adaptation numérique de la résistance programmable (8) ou du rapport dimensionnel de transistors (P11, P12, P13).
Circuit électronique (1) selon la revendication 1, caractérisé en ce que le générateur de courant de référence (2) comprend un premier miroir de courant composé de transistors (N1, N2) d'un premier type de conductivité, et un second miroir de courant composé de transistors (P1, P2, P3) d'un second type de conductivité, les premier et second miroirs de courant étant montés en série entre deux bornes d'une source de tension d'alimentation (V_DD), et en ce que la résistance à condensateur commuté (12) est reliée à une source ou un émetteur d'un transistor (N2) du premier miroir de courant et en série avec les premier et second miroirs de courant entre les bornes de la source de tension.
Circuit électronique (1) selon la revendication 4, caractérisé en ce que le premier miroir de courant comprend des transistors de type NMOS (N1, N2), et en ce que le second miroir de courant comprend des transistors de type PMOS (P1, P2, P3).
Circuit électronique (1) selon la revendication 5, caractérisé en ce que le premier miroir de courant comprend un premier transistor NMOS (N1) et un second transistor NMOS (N2), en ce que le premier transistor NMOS (N1) comprend une source reliée à une borne de masse, et une grille reliée à un drain, en ce que le second transistor NMOS (N2) comprend une source reliée à la résistance à condensateur commuté (12), qui est reliée à la borne de masse, une grille reliée à la grille du premier transistor NMOS (N1), en ce que le second miroir de courant comprend un premier transistor PMOS (P1), un second transistor PMOS (P2) et un troisième transistor PMOS (P3), les trois transistors PMOS ayant chacun une source reliée à une borne de potentiel haut de la source de tension (V_DD) et des grilles reliées les unes aux autres, en ce que le premier transistor PMOS (P1) comprend un drain relié à la grille et au drain du premier transistor NMOS (N1), en ce que le second transistor PMOS (P2) comprend un drain relié à sa grille et à un drain du second transistor NMOS (N2), et en ce que le troisième transistor PMOS (P3) comprend un drain pour fournir le courant de référence (I_ref).
Circuit électronique (1) selon la revendication 6, caractérisé en ce que le second transistor NMOS (N2) est N fois plus grand que le premier transistor NMOS (N1), où N est un nombre entier plus grand ou égal à 2, de préférence égal à 6.
Circuit électronique (1) selon la revendication 4, caractérisé en ce que la résistance à condensateur commuté (12) comprend un condensateur (C), un premier commutateur (4) relié en parallèle au condensateur, et un second commutateur (5) relié entre une électrode du condensateur et la source ou l'émetteur du transistor (N2) du premier miroir de courant, en ce que le premier commutateur (4) est commandé par un premier signal de commande (φ1), et en ce que le second commutateur (5) est commandé par un second signal de commande (φ2), les premier et second signaux de commande étant générés par l'intermédiaire d'une base de temps et agencés de telle manière que le premier commutateur est ouvert quand le second commutateur est fermé, et inversement.
Circuit électronique (1) selon la revendication 1, caractérisé en ce que le générateur de courant PTAT (3) comprend un premier miroir de courant composé de transistors (N11, N12) d'un premier type de conductivité, et un second miroir de courant composé de transistors (P11, P12, P13) d'un second type de conductivité, les premier et second miroirs de courant étant montés en série entre deux bornes d'une source de tension d'alimentation (V_DD), et en ce que la résistance (8) est reliée à une source ou un émetteur d'un transistor (N12) du premier miroir de courant et en série avec les premier et second miroirs de courant entre les bornes de la source de tension.
Circuit électronique (1) selon la revendication 9, caractérisé en ce que le premier miroir de courant comprend des transistors de type NMOS (N11, N12), et en ce que le second miroir de courant comprend des transistors de type PMOS (P11, P12, P13).
Circuit électronique (1) selon la revendication 10, caractérisé en ce que le premier miroir de courant comprend un premier transistor NMOS (N11) et un second transistor NMOS (N12), en ce que le premier transistor NMOS (N11) comprend une source reliée à une borne de masse, et une grille reliée à un drain, en ce que le second transistor NMOS (N12) comprend une source reliée à la résistance (8), qui est reliée à la borne de masse, une grille reliée à la grille du premier transistor NMOS (N11), en ce que le second miroir de courant comprend un premier transistor PMOS (P11), un second transistor PMOS (P12) et un troisième transistor PMOS (P13), les trois transistors PMOS ayant chacun une source reliée à une borne de potentiel haut de la source de tension (V_DD) et des grilles reliées les unes aux autres, en ce que le premier transistor PMOS (P11) comprend un drain relié à la grille et au drain du premier transistor NMOS (N11), en ce que le second transistor PMOS (P12) comprend un drain relié à sa grille et à un drain du second transistor NMOS (N12), et en ce que le troisième transistor PMOS (P13) comprend un drain pour fournir le courant de sortie PTAT (I_OUT).
Circuit électronique (1) selon la revendication 11, caractérisé en ce que le second transistor NMOS (N12) est N' fois plus grand que le premier transistor NMOS (N1), où N' est un nombre entier plus grand ou égal à 2, de préférence égal à 6.
Circuit électronique (1) selon la revendication 11, caractérisé en ce que le troisième transistor PMOS (P13) est composé d'un ensemble de transistors unitaires, qui sont combinés avec des commutateurs contrôlés numériquement pour adapter le courant de sortie PTAT (I_OUT).
Procédé de calibration d'une source de courant du type PTAT du circuit électronique (1) selon l'une des revendications précédentes, caractérisé en ce qu'il comprend les étapes de :
- fournir un courant de sortie PTAT (I_OUT) du générateur de courant PTAT (3),

- fournir un courant de référence (I_ref) du générateur de courant de référence (2),

- comparer le courant de sortie PTAT (I_OUT) et le courant de référence (I_ref), et

- adapter numériquement la résistance intégrée programmable (8), ou un rapport dimensionnel de transistors (P11, P12, P13) d'un miroir de courant dans le générateur du courant PTAT.
Procédé selon la revendication 14, caractérisé en ce que l'adaptation numérique est effectuée pendant un certain nombre de cycles selon un algorithme de dichotomie dans une unité de traitement (7).
Procédé selon la revendication 15, caractérisé en ce qu'une mémorisation d'un mot numérique fourni par l'unité de traitement (7) est effectuée dans une mémoire de l'unité de traitement au terme des cycles d'adaptation du courant de sortie PTAT (I_OUT).
Procédé selon l'une des revendications 15 et 16, caractérisé en ce qu'au terme des cycles d'adaptation du courant de sortie PTAT (I_OUT), le générateur de courant de référence (2) est déconnecté, ainsi que la fourniture de signaux de commande de la résistance à condensateur commuté (12).