JP2010166119A - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP2010166119A JP2010166119A JP2009004361A JP2009004361A JP2010166119A JP 2010166119 A JP2010166119 A JP 2010166119A JP 2009004361 A JP2009004361 A JP 2009004361A JP 2009004361 A JP2009004361 A JP 2009004361A JP 2010166119 A JP2010166119 A JP 2010166119A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- controlled oscillator
- vco
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】温度変化により電圧制御発振器を制御する制御電圧に変動が発生しても位相同期回路のロックが外れることを最小限の電圧制御発振器により防止する位相同期回路を提供する。
【解決手段】発振周波数帯域の異なる複数の電圧制御発振器を備えるPLL回路であって、ループフィルタから出力される電圧制御発振器制御電圧の温度特性と正の相関関係にある基準電圧を出力する基準電圧源回路と、電圧制御発振器制御電圧と基準電圧とを比較して判定する判定回路と、判定回路の出力信号により複数の電圧制御発振器から1つの電圧制御発振器を選択する選択回路と、を備えるPLL回路である。
【選択図】図1
【解決手段】発振周波数帯域の異なる複数の電圧制御発振器を備えるPLL回路であって、ループフィルタから出力される電圧制御発振器制御電圧の温度特性と正の相関関係にある基準電圧を出力する基準電圧源回路と、電圧制御発振器制御電圧と基準電圧とを比較して判定する判定回路と、判定回路の出力信号により複数の電圧制御発振器から1つの電圧制御発振器を選択する選択回路と、を備えるPLL回路である。
【選択図】図1
Description
本発明は、発振周波数帯域の異なる複数の電圧制御発振器(以下、VCO:Voltage Controlled Oscillator)を備えるPLL(Phase Locked Loop)回路の技術に関する。
従来、広い周波数範囲の信号を受信するチューナでは、周波数範囲をカバーするために発振周波数帯域の異なる複数のVCOを切り替えて使用しており、判定回路・VCO選択回路を用いて最適なVCOを決めている。
しかしながら、適切なVCOを選択後に、温度変動が起きた場合にVCOを制御するための制御電圧が変移して、PLL回路のロックが外れてしまうことがある。このような場合は改めて判定回路・VCO選択回路を再起動してVCOを選択しなおす必要が生ずる。
特許文献1によれば、集積回路に内蔵するすべてのVCOについて発振周波数可変範囲のばらつきを同一方向にする。そして、各VCOの発振周波数可変範囲が、ばらつくか否かにかかわらずカバーする範囲に、ばらついた場合の分を加え、VCOの発振周波数可変範囲同士が連続するように各発振周波数可変範囲を設定する。上記のように、少ない個数のVCOで広い周波数範囲をカバーできるようにした、複数のVCOを内蔵した集積回路を小型化する提案がされている。
特許文献2によれば、基準電圧に基づいて電源を監視し、電源電圧が検出電圧になると検出信号を出力する。そして、低い電源電圧でも高精度な基準電圧を発生できると共に、回路の安定した起動を実現できるCMOS基準電圧発生回路、電源監視回路が提案されている。
上記のような実情に鑑みてなされたものであり、VCO制御電圧の温度特性に対して正の相関を有するように基準電圧を変動させて、この基準電圧に基づいて一つのVCOが広い発振周波数範囲をカバーすることで、最小限のVCOにより構成されるPLL回路を提供することを目的とする。
態様のひとつである発振周波数帯域の異なる複数のVCOを備えるPLL回路は、基準電圧源回路、判定回路、VCO選択回路を備えている。
基準電圧源回路は、ループフィルタから出力されるVCO制御電圧の温度特性と正の相関関係にある基準電圧を出力する。判定回路は、上記VCO制御電圧と上記基準電圧とを比較して判定する。選択回路は、上記判定回路の出力信号により上記複数の電圧制御発振器から1つの電圧制御発振器を選択する。
基準電圧源回路は、ループフィルタから出力されるVCO制御電圧の温度特性と正の相関関係にある基準電圧を出力する。判定回路は、上記VCO制御電圧と上記基準電圧とを比較して判定する。選択回路は、上記判定回路の出力信号により上記複数の電圧制御発振器から1つの電圧制御発振器を選択する。
また、上記判定回路は、所望の電圧範囲であるかを判定し、上記電圧範囲外のときは上記VCOを切り替える判定をする。
また、上記基準電圧源回路は、正の温度特性を有する回路または素子を用い、上記基準電圧を生成する。
また、上記基準電圧源回路は、正の温度特性を有する回路または素子を用い、上記基準電圧を生成する。
上記判定回路は、上記電圧範囲内であるか判定するとき、上記VCO制御電圧と基準電圧源回路より生成される電圧とを比較して最適なVCOに切り替える判定をする。
VCO制御電圧の温度特性に対して正の相関を有するように基準電圧を変動させて、この基準電圧に基づいて一つのVCOが広い発振周波数範囲をカバーすることで、最小限のVCOによりPLL回路を構成することができる。また、PLL回路のロックが外れ難くなるため、判定回路・VCO選択回路を再起動してVCOを選択しなおすことが不要となる。
以下図面に基づいて、本発明の実施形態について詳細を説明する。
図1は、実施の形態のPLL回路の構成を示すブロック図である。
このPLL回路1は、例えば、テレビやラジオに備えられるチューナ機能を有する半導体集積回路に搭載される。PLL回路1は、VCO2a〜2n、VCO選択回路3、判定回路4、基準電圧源回路5、インタフェース回路6、プログラマブル分周器8、基準クロック発生器9、ループフィルタ10、チャージポンプ11、位相比較器12、基準クロック分周器13を備えている。PLL回路1は、発振周波数帯域の異なる複数のVCO2a〜2nの中から、受信したい放送局の周波数に適した周波数帯域のVCOを選択するための回路である。
図1は、実施の形態のPLL回路の構成を示すブロック図である。
このPLL回路1は、例えば、テレビやラジオに備えられるチューナ機能を有する半導体集積回路に搭載される。PLL回路1は、VCO2a〜2n、VCO選択回路3、判定回路4、基準電圧源回路5、インタフェース回路6、プログラマブル分周器8、基準クロック発生器9、ループフィルタ10、チャージポンプ11、位相比較器12、基準クロック分周器13を備えている。PLL回路1は、発振周波数帯域の異なる複数のVCO2a〜2nの中から、受信したい放送局の周波数に適した周波数帯域のVCOを選択するための回路である。
なお、図1において、半導体集積回路の外部に設けられた制御部7(プロセッサ)は、利用者が受信を希望する放送局の周波数に対応する分周データ(プログラマブル分周器8の分周比を指定するデータ)を、半導体集積回路のインタフェース回路6に出力する。
VCO2a〜2nは、それぞれ発振周波数帯域の異なる複数の電圧制御発振器であり、これらのVCO2a〜2nの発振信号の内の1つがVCO選択回路3により選択されプログラマブル分周器8および図示しない他の回路に出力される。
基準電圧源回路5は、VCO2a〜2nの発振周波数を制御するVCO制御電圧(以後VTと呼ぶ)の温度特性と相関がある基準電圧を生成する。その基準電圧に基づいてVCO2a〜2nを切り替える際に用いる判定回路の閾値電圧を生成する(図3に示す上限値B、下限値B)。なお、基準電圧源回路5は、不図示のPLL回路1以外の回路にも電圧を供給する。
判定回路4は、VTが基準電圧の温度特性により決定される電圧範囲B(図3に示す上限値Bと下限値Bの電圧範囲)内であるか判定する。電圧範囲B外のとき、現在選択されているVCOから他のVCOに切り替えるための判定をする。その判定結果に基づいて複数のVCO2a〜2nの内の1つを選択するVCO選択信号をVCO選択回路3に出力する。
VCO選択回路3は、判定回路4の判定結果に基づいてVCO2a〜2nを選択する。
インタフェース回路6は、制御部7から受信した分周データをプログラマブル分周器8に出力する。
インタフェース回路6は、制御部7から受信した分周データをプログラマブル分周器8に出力する。
プログラマブル分周器8は、VCO選択回路3から出力される発振信号を、分周データで指定される分周比で分周して位相比較器12に出力する。ここで、プログラマブル分周器8の分周比は、VCO2a〜2nの発振周波数と、PLL回路1の比較周波数(クロック信号の周波数)から決めることができる。
なお、プログラマブル分周器8の前段に別の分周器を設け、VCO選択回路3から出力される発振信号をその分周器で分周した後、プログラマブル分周器8でさらに分周しても良い。分周器を複数段使用することで、発振周波数が高い場合でもプログラマブル分周器8の分周比をそれほど大きくせずに対応できる。
基準クロック発生器9は、水晶振動子等から基準クロック信号を生成する回路である。基準クロック分周器13は、基準クロック発生器9から出力される基準クロック信号を、予め定められた分周比で分周して特定の周波数のクロック信号を位相比較器12に出力する。
ループフィルタ10は、チャージポンプ11の出力電流を平滑してVCO2a〜2nの発振周波数を制御する周波数制御電圧として出力する。
チャージポンプ11は、位相比較器12から出力されるアップ信号またはダウン信号に従って、電源側または接地側(または負電位側)のトランジスタをオンしてループフィルタ10のキャパシタの充電または放電を行う。
チャージポンプ11は、位相比較器12から出力されるアップ信号またはダウン信号に従って、電源側または接地側(または負電位側)のトランジスタをオンしてループフィルタ10のキャパシタの充電または放電を行う。
位相比較器12は、プログラマブル分周器8の出力信号と、基準クロック分周器13から出力されるクロック信号の位相を比較し、位相差に応じた信号をチャージポンプ11に出力する。
基準クロック分周器13は、基準クロック発生器9から出力される基準クロック信号を、予め定められた分周比で分周して特定の周波数のクロック信号を位相比較器12に出力する。
(基準電圧源回路)
図2は基準電圧源回路5の構成を示す図である。
(基準電圧源回路)
図2は基準電圧源回路5の構成を示す図である。
基準電圧源回路5は、基準電流源回路20、基準電圧生成部21、共通基準電圧生成部22、閾値生成回路24を備えている。
基準電流源回路20は一般的な電流源であり、例えば、図2に示すようにトランジスタQ1〜Q6、抵抗R1から構成される回路である。
基準電流源回路20は一般的な電流源であり、例えば、図2に示すようにトランジスタQ1〜Q6、抵抗R1から構成される回路である。
基準電圧生成部21は、トランジスタQ7が基準電流源回路20からの電流を、トランジスタQ7のドレインに接続される正の温度特性を有する回路または素子(図2の23)に供給する。そして、VTの温度特性と相関がある基準電圧(VTref)を生成する。
なお、正の温度特性を有する回路または素子として、例えば抵抗などを用いる回路または素子が考えられるが限定するものではない。
閾値生成回路24は、その基準電圧に基づいてVCO2a〜2nを切り替えるための閾値電圧を生成する(図3に示す上限値B、下限値B)。閾値電圧である上限値B、下限値Bは例えば抵抗により分圧することなどで生成する。
閾値生成回路24は、その基準電圧に基づいてVCO2a〜2nを切り替えるための閾値電圧を生成する(図3に示す上限値B、下限値B)。閾値電圧である上限値B、下限値Bは例えば抵抗により分圧することなどで生成する。
上記のような構成の基準電圧源回路5を用いることにより、従来、温度特性をもたない基準電圧源回路より生成された閾値電圧(上限値A’、下限値A’)で決まる電圧範囲A’(図3)よりも、広い電圧範囲Bを得ることができる。
(判定回路)
判定回路4は、電圧範囲B(図3)内であるか判定するとき、VTと電圧範囲Bの上限値と下限値を比較する。上限値を上まわるときは発振周波数の高いVCOに切り替える判定をし、下限値を下まわるときは発振周波数の低いVCOに切り替える判定をする。
(判定回路)
判定回路4は、電圧範囲B(図3)内であるか判定するとき、VTと電圧範囲Bの上限値と下限値を比較する。上限値を上まわるときは発振周波数の高いVCOに切り替える判定をし、下限値を下まわるときは発振周波数の低いVCOに切り替える判定をする。
図4のA、Bを用いて判定回路4の動作を説明する。
図4のAのステップS1では、受信周波数を設定してVCO2a〜2nの中から1を選択する。判定回路4は、例えば常温(例えば、25℃)において、予め決められた放送局の周波数に適した周波数帯域のVCO2x(xは整数)を選択する。ここで、nはVCOの最大個数を示す整数である。
図4のAのステップS1では、受信周波数を設定してVCO2a〜2nの中から1を選択する。判定回路4は、例えば常温(例えば、25℃)において、予め決められた放送局の周波数に適した周波数帯域のVCO2x(xは整数)を選択する。ここで、nはVCOの最大個数を示す整数である。
ステップS2では、ステップS1で設定したVCO2a〜2nの中から選択されたVCO2xを用いて、PLL回路1を動作させて、一定の時間待つ。この一定時間の間に次のステップS3に示す判定を行う。
ステップS3では、VTと上記基準電圧により決められた閾値電圧(上限値Bと下限値B)とを比較して、VT<下限値Bであれば発振周波数が現在のVCO2xより低いVCO2x−1を選択するステップS4に移行する。VT>上限値Bであれば発振周波数が現在のVCO2xより高いVCO2x+1を選択するステップS5に移行する。VTが下限値B≦VT≦上限値Bの条件を満たしていればステップS1で設定されたVCO2xのまま設定を終了する。また、ステップS3を繰り返して最終的にVTが下限値B≦VT≦上限値Bの条件を満たせば、該条件を満たしたVCOを選択して設定を終了する。
例えば、図4のBに示すような構成を用いて判定を行うことが考えられる。
コンパレータ41は、VTと上限値Bを比較して上限値Bを上まわれば「1」を出力するコンパレータである。コンパレータ42は、VTと下限値Bを比較して下限値Bを下まわれば「1」を出力するコンパレータである。
コンパレータ41は、VTと上限値Bを比較して上限値Bを上まわれば「1」を出力するコンパレータである。コンパレータ42は、VTと下限値Bを比較して下限値Bを下まわれば「1」を出力するコンパレータである。
ADD43(加算器)は、コンパレータ41の出力を受けて後段に接続されているカウンタ45に「+1」を出力する。SUB44(減算器)は、コンパレータ42の出力を受けて後段に接続されているカウンタ45に「−1」を出力する。
カウンタ45は、ADD43またはSUB44の出力信号を受信して、現在のカウント値を加減させる。例えば、現在VCO2xが選択されているとすると、カウンタにはx(xは整数)が設定され、VTが上限値Bを上まわればx+1の演算がされ、VTが下限値Bを下まわればx−1の演算がされる。
ステップS4では、発振周波数が一段低いVCOを選択する。また、ステップS5では発振周波数が一段高いVCOを選択する。
図4のBに示したように、テーブル46(記録部)の「VCO」に記録されている値(a〜n:整数)の中で、カウンタ45の示すカウント値と同じ値を選択する。そして、選択した「VCO」に対応して記録されている「出力」を選択して、VCO選択回路3にVCO選択信号として出力する。例えば、出力はVCOの個数に対応したビット数を用意し、a〜nに対応する整数を2進数で表してもよい。図4のBではa〜nに対応する出力「00・・・0」〜「01・・・1」「11・・・1」をテーブル46に記録している。
図4のBに示したように、テーブル46(記録部)の「VCO」に記録されている値(a〜n:整数)の中で、カウンタ45の示すカウント値と同じ値を選択する。そして、選択した「VCO」に対応して記録されている「出力」を選択して、VCO選択回路3にVCO選択信号として出力する。例えば、出力はVCOの個数に対応したビット数を用意し、a〜nに対応する整数を2進数で表してもよい。図4のBではa〜nに対応する出力「00・・・0」〜「01・・・1」「11・・・1」をテーブル46に記録している。
VCO選択信号を受信したVCO選択回路3は、VCO2xに対応するVCO選択信号を受信すればVCO2xを選択する経路に切り替えを行う。
VTの温度変動と正の相関関係のある基準電圧に基づいて生成される上限値Bと下限値Bを用いて、VCO2a〜2nの切り替えを行うことにより、温度変動が生じた場合でもPLL回路1の同期が外れにくくなるため、VCO2a〜2nの個数を従来に比べて少なくできる。
VTの温度変動と正の相関関係のある基準電圧に基づいて生成される上限値Bと下限値Bを用いて、VCO2a〜2nの切り替えを行うことにより、温度変動が生じた場合でもPLL回路1の同期が外れにくくなるため、VCO2a〜2nの個数を従来に比べて少なくできる。
図5のA、Bは温度変動を考慮しない場合のVCOの発振周波数とVTの温度特性を示す図である(一般的なVCOの温度特性)。図5のC、Dは温度変動を考慮して上限値と下限値の間を狭くした場合のVCOの発振周波数とVTの温度特性を示す図である。図5のE、Fは温度変動を考慮するとともに上限値と下限値の間を広くした場合のVCOの発振周波数とVTの温度特性を示す図である。
図5のA、C、Eは低温時にVCOの選択をし、その後温度が高温に変動したときの図である。図5のB、D,Fは高温時にVCOの選択をし、その後温度が低温に変動したときの図である。なお、図5のA〜Fの縦軸はVCOの発振周波数を示し、横軸はVCO制御電圧VTを示す。
図5のAの場合、温度特性をもたない基準電圧源回路を用いたため、高温になったとき上限値A(VTが約1.75V)が同期限界値であるVT限界値D(上限:約2.75V)の範囲を上まわり(図5のAの丸:NG)、PLL回路1で同期がとれなくなってしまうことを示している。図5のBの場合、低温になったとき下限値A(VTが約0.75V)が同期限界値であるVT限界値C(下限:約0.25V)の範囲を下まわり(図5のBの丸:NG)、VCOの発振周波数範囲を超えてしまうことを示している。
そこで、図5のC、Dに示すように温度変動があっても上限値A’(VTが約1.50V)、下限値A’(VTが約1.00V)で示される電圧範囲を狭く設定して、VT限界値DとVT限界値Cから外れないようにする。しかし、上限値A’、下限値A’で示される電圧範囲を狭く設定した場合には、VCO一つでカバーできる周波数範囲が狭くなるため、VCOの個数を多くしなければならない。
しかし、上記説明した基準電圧源回路5、判定回路4、VCO選択回路3を用いることにより、図5のE、Fに示すように上限値B(VTが約1.50V〜1.75)と下限値B(VTが約0.75V〜1.00)により決まる電圧範囲を上限値A’、下限値A’により決まる電圧範囲より広くすることができる。
つまり、温度変化により電圧制御発振器を制御する制御電圧に変動が発生しても、基準電圧回路の生成する上限値と下限値が電圧制御発振器制御電圧に相関して変動するため上限値と下限値により決定される電圧範囲を広くできる。そして、電圧範囲を広くしたことにより電圧制御発振器が広い発振周波数範囲をカバーすることで、最小限の電圧制御発振器によりPLL回路を構成することができる。
さらに、VCOの個数を削減することにより回路の搭載面積、テスト時間などを縮小することができる。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
1 PLL回路、
2a〜2n 電圧制御発振器(VCO)、
3 VCO選択回路、
4 判定回路、
5 基準電圧源回路、
6 インタフェース回路、
7 制御部、
8 プログラマブル分周器、
9 基準クロック発生器、
10 ループフィルタ、
11 チャージポンプ、
12 位相比較器、
13 基準クロック分周器、
20 基準電流源回路、
21 基準電圧生成部、
22 共通基準電圧生成部、
23 回路または素子、
24 閾値生成回路、
41、42 コンパレータ、
43 ADD(加算器)、
44 SUB(減算器)、
45 カウンタ、
46 テーブル(記録部)
2a〜2n 電圧制御発振器(VCO)、
3 VCO選択回路、
4 判定回路、
5 基準電圧源回路、
6 インタフェース回路、
7 制御部、
8 プログラマブル分周器、
9 基準クロック発生器、
10 ループフィルタ、
11 チャージポンプ、
12 位相比較器、
13 基準クロック分周器、
20 基準電流源回路、
21 基準電圧生成部、
22 共通基準電圧生成部、
23 回路または素子、
24 閾値生成回路、
41、42 コンパレータ、
43 ADD(加算器)、
44 SUB(減算器)、
45 カウンタ、
46 テーブル(記録部)
Claims (4)
- 発振周波数帯域の異なる複数の電圧制御発振器を備えるPLL回路であって、
ループフィルタから出力される電圧制御発振器制御電圧の温度特性と正の相関関係にある基準電圧を出力する基準電圧源回路と、
前記電圧制御発振器制御電圧と前記基準電圧とを比較して判定する判定回路と、
前記判定回路の出力信号により前記複数の電圧制御発振器から1つの電圧制御発振器を選択する選択回路と、
を備えることを特徴とするPLL回路。 - 前記判定回路は、前記電圧制御発振器制御電圧が前記基準電圧に基づいて閾値生成回路により生成される上限値なる電圧と下限値なる電圧により決定される電圧範囲内であるかを判定し、前記電圧範囲外のときは前記電圧制御発振器を切り替える判定をすることを特徴とする請求項1に記載のPLL回路。
- 前記基準電圧源回路は、
正の温度特性を有する回路または素子を用い、前記基準電圧を生成することを特徴とする請求項1に記載のPLL回路。 - 前記判定回路は、
前記電圧制御発振器制御電圧が前記電圧範囲内であるかどうかを判定し、前記上限値を上まわるときは発振周波数の高い電圧制御発振器に切り替える判定をし、前記下限値を下まわるときは発振周波数の低い電圧制御発振器に切り替える判定をすることを特徴とする請求項2に記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009004361A JP2010166119A (ja) | 2009-01-13 | 2009-01-13 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009004361A JP2010166119A (ja) | 2009-01-13 | 2009-01-13 | Pll回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010166119A true JP2010166119A (ja) | 2010-07-29 |
Family
ID=42581976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009004361A Withdrawn JP2010166119A (ja) | 2009-01-13 | 2009-01-13 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010166119A (ja) |
-
2009
- 2009-01-13 JP JP2009004361A patent/JP2010166119A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7519140B2 (en) | Automatic frequency correction PLL circuit | |
US7486146B2 (en) | Loop system capable of auto-calibrating oscillating frequency range and related method | |
US8183950B2 (en) | Auto-calibration for ring oscillator VCO | |
US8487707B2 (en) | Frequency synthesizer | |
US7511579B2 (en) | Phase lock loop and operating method thereof | |
JP2010252289A (ja) | 電圧制御発振器のための補償回路 | |
US7808288B2 (en) | System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL) | |
US20070249293A1 (en) | System and method for self calibrating voltage-controlled oscillator | |
CN1714509A (zh) | Pll电路 | |
JP2009246605A (ja) | Pll回路およびそのic | |
JP4471849B2 (ja) | Pll周波数シンセサイザ回路及びその周波数チューニング方法 | |
KR100706575B1 (ko) | 고속 락 기능을 갖는 주파수 합성기 | |
US7039380B2 (en) | Automatic center frequency tuning of a voltage controlled oscillator | |
US8618851B2 (en) | Phase-locked loop apparatus and tuning voltage providing circuit thereof | |
JP2010118803A (ja) | Pll回路 | |
US20080036544A1 (en) | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer | |
JP2012205137A (ja) | Pll回路 | |
JPH0993125A (ja) | Pllシンセサイザ回路 | |
JP2010166119A (ja) | Pll回路 | |
US7084712B2 (en) | Clock generation system | |
JP2007312334A (ja) | 位相同期ループ回路、半導体集積回路、および、受信装置 | |
JP4288425B2 (ja) | Pll回路 | |
JP2008514163A (ja) | 広帯域周波数を発振する装置および方法 | |
Akram et al. | A 0.012 mm 2, 0.96-mW all-digital multiplying delay-locked loop based frequency synthesizer for GPS-L4 band | |
JP2010233060A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120403 |